Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017167170) CIRCUIT D'ATTAQUE D'HORLOGE RÉSISTANT AUX TRANSITOIRES D'ÉVÈNEMENT UNIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/167170 N° de la demande internationale : PCT/CN2017/078383
Date de publication : 05.10.2017 Date de dépôt international : 28.03.2017
CIB :
H03K 19/003 (2006.01)
[IPC code unknown for H03K 19/03]
Déposants :
国防科技大学 NATIONAL UNIVERSITY OF DEFENSE TECHNOLOGY [CN/CN]; 中国湖南省长沙市 开福区德雅路109号 No. 109, Deya Road, Kaifu District Changsha, Hunan 410073, CN
Inventeurs :
陈书明 CHEN, Shuming; CN
郝培培 HAO, Peipei; CN
黄鹏程 HUANG, Pengcheng; CN
梁斌 LIANG, Bin; CN
Mandataire :
湖南兆弘专利事务所(普通合伙) HUNAN ZHAOHONG PATENT LAW OFFICE (GENERAL PARTNERSHIP); 中国湖南省长沙市 芙蓉区芙蓉中路185号顺天城2701室赵洪 ZHAO, Hong 2701, Shuntian Building No. 185, Middle Furong Road, Furong District Changsha, Hunan 410011, CN
Données relatives à la priorité :
201610196746.331.03.2016CN
Titre (EN) CLOCK DRIVING CIRCUIT RESISTANT TO SINGLE-EVENT TRANSIENT
(FR) CIRCUIT D'ATTAQUE D'HORLOGE RÉSISTANT AUX TRANSITOIRES D'ÉVÈNEMENT UNIQUE
(ZH) 一种抗单粒子瞬态的时钟驱动电路
Abrégé :
(EN) Disclosed in the present invention is a clock driving circuit resistant to single-event transient. The clock driving circuit consists of two kinds of inverters: double-input double-output (DIDO) inverters and double-input single-output (DISO) inverters. The specific number of the two kinds of inverters used, and the connection way thereof are determined by the complexity of a designed circuit and a clock design method used by the designed circuit. The DIDO and the DISO both comprise two PMOS transistors and two NMOS transistors. In a clock distribution network based on double-input double-output and double-input single-output clock inverters, the probability that single-event transient pulses generated on the DIDO inverter are propagated to clock leaf nodes is zero. Therefore, the invention significantly improves the ability of the clock distribution network to resist single-event transient, effectively reducing the probability that the clock distribution network generates single-event transient pulses on the respective clock leaf nodes after being bombarded by radiation particles. Thus, the reinforced clock circuit resistant to single-event transient of the present invention is superior to a conventional unreinforced clock circuit in single-event transient resistance.
(FR) La présente invention concerne un circuit d'attaque d'horloge résistant aux transitoires d'événement unique. Le circuit d'attaque d'horloge est constitué de deux types d'inverseurs : des inverseurs à double entrée et double sortie (DIDO) et à double entrée et sortie unique (DISO). Le nombre spécifique des deux types d'inverseurs utilisés et leur mode de connexion sont déterminés par la complexité d'un circuit conçu et d'un procédé de conception d'horloge utilisé par le circuit conçu. Le DIDO et le DISO comprennent tous deux deux transistors PMOS et deux transistors NMOS. Dans un réseau de distribution d'horloge basé sur des inverseurs d'horloge DIDO et DISO, la probabilité que des impulsions transitoires d'événement unique générées sur l'inverseur DIDO soient propagées vers des nœuds feuilles d'horloge est nulle. Par conséquent, l'invention améliore de manière significative la capacité du réseau de distribution d'horloge à résister aux transitoires d'événement unique, réduisant efficacement la probabilité que le réseau de distribution d'horloge génère des impulsions transitoires d'événement unique sur les nœuds feuilles d'horloge respectifs après avoir été bombardés par des particules de rayonnement. Ainsi, le circuit d'horloge renforcé résistant aux transitoires d'événement unique de la présente invention est supérieur à un circuit d'horloge non renforcé classique en termes de résistance transitoire d'événement unique.
(ZH) 本发明公开了一种抗单粒子瞬态的时钟驱动电路,由两类反相器构成:双输入、双输出反相器DIDO和双输入、单输出反相器DISO,所采用的两类反相器的具体数目及其连接方式依据设计电路的复杂程度及其所采用的时钟设计方案而定。DIDO和DISO均包含两个PMOS晶体管和两个NMOS晶体管。在基于双输入、双输出以及双输入、单输出时钟反相器的时钟分布网络中,双输入、双输出反相器上产生的单粒子瞬态脉冲传播到时钟叶节点的概率为零。因此,本发明显著地提高时钟分布网络抗单粒子瞬态的能力,有效地降低时钟分布网络受到辐射粒子轰击后各个时钟叶节点上产生单粒子瞬态脉冲的概率。因此,本发明的抗单粒子瞬态的时钟加固电路的抗单粒子瞬态能力要显著优于传统未加固的时钟电路。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)