Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017166845) DISPOSITIF ET PROCÉDÉ DE TRAITEMENT DE DONNÉES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/166845 N° de la demande internationale : PCT/CN2016/108290
Date de publication : 05.10.2017 Date de dépôt international : 01.12.2016
CIB :
G06F 11/10 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07
Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
08
Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p.ex. en utilisant des codes de contrôle
10
en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p.ex. contrôle de parité, exclusion des 9 ou des 11
Déposants :
华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田华为总部办公楼 Huawei Administration Building Bantian, Longgang Shenzhen, Guangdong 518129, CN
Inventeurs :
张盛彬 ZHANG, Shengbin; CN
林强 LIN, Qiang; CN
杨谊峰 YANG, Yifeng; CN
Mandataire :
北京龙双利达知识产权代理有限公司 LONGSUN LEAD IP LTD.; 中国北京市海淀区北清路68号院3号楼101 Rm. 101, Building 3 No. 68 Beiqing Road, Haidian District Beijing 100094, CN
Données relatives à la priorité :
201610188091.529.03.2016CN
Titre (EN) DATA PROCESSING DEVICE AND DATA PROCESSING METHOD
(FR) DISPOSITIF ET PROCÉDÉ DE TRAITEMENT DE DONNÉES
(ZH) 数据处理装置及数据处理方法
Abrégé :
(EN) A data processing device and a data processing method. An internal memory and a CPU of the data processing device are integrated on one package. The data processing device comprises data grains, error check and correcting (ECC) grains, a double-rate synchronous dynamic random memory (DDR) controller, and a DDR physical interface (PHY). The data grains and the ECC grains are DDR grains with the same data bit width. The DDR PHY is connected to a data interface of the data grains and the ECC grains. The DDR controller comprises a first check module, a second check module and a buffer module. The first check module and the second check module are respectively connected to the buffer module. A first type of interface of the first check module and the second check module are connected to the data interface of the data grains through the DDR PHY; and a second type of interface of the first check module and the second check module are connected to the data interface of the ECC grains through the DDR PHY. The check effect is improved, and an ECC storage space is fully used.
(FR) L'invention concerne un dispositif et un procédé de traitement de données. Une mémoire interne et un CPU du dispositif de traitement de données sont intégrés sur un seul boîtier. Le dispositif de traitement de données comporte des grains de données, grains de vérification et de correction d'erreurs (ECC), un contrôleur de mémoire vive dynamique synchrone à double débit (DDR), et une interface physique (PHY) de DDR. Les grains de données et les grains d'ECC sont des grains de DDR présentant la même largeur en bits de données. La PHY de DDR est reliée à une interface de données des grains de données et des grains d'ECC. Le contrôleur de DDR comporte un premier module de vérification, un deuxième module de vérification et un module de tampon. Le premier module de vérification et le deuxième module de vérification sont respectivement reliés au module de tampon. Un premier type d'interface du premier module de vérification et du deuxième module de vérification est relié à l'interface de données des grains de données via la PHY de DDR; et un deuxième type d'interface du premier module de vérification et le deuxième module de vérification est relié à l'interface de données des grains d'ECC via la PHY de DDR. L'effet de vérification est amélioré, et un espace de stockage d'ECC est pleinement utilisé.
(ZH) 一种数据处理装置和数据处理方法,该数据处理装置的内存和CPU集成在一个封装上,该数据处理装置包括数据颗粒,差错校验纠正ECC颗粒,双倍速率同步动态随机存储器DDR控制器,DDR物理接口PHY,数据颗粒和ECC颗粒为数据位宽相同的DDR颗粒,DDR PHY与数据颗粒和ECC颗粒的数据接口连接,DDR控制器包括第一校验模块、第二校验模块和缓存模块,第一校验模块和第二校验模块分别与缓存模块连接,第一校验模块和第二校验模块的第一类接口通过DDR PHY与数据颗粒的数据接口连接,第一校验模块和第二校验模块的第二类接口通过DDR PHY与ECC颗粒的数据接口连接。提高了校验效果,充分利用了ECC的存储空间。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)