WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017166431) SUBSTRAT DE RÉSEAU DE TRANSISTORS À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/166431 N° de la demande internationale : PCT/CN2016/084947
Date de publication : 05.10.2017 Date de dépôt international : 06.06.2016
CIB :
H01L 27/12 (2006.01) ,H01L 21/77 (2017.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD.[CN/CN]; No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventeurs : LIU, Zheng; CN
Mandataire : CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; Suite 4-1105, No. 87, West 3rd Ring North Rd., Haidian District Beijing 100089, CN
Données relatives à la priorité :
201610202895.601.04.2016CN
Titre (EN) TFT ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND DISPLAY DEVICE
(FR) SUBSTRAT DE RÉSEAU DE TRANSISTORS À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE
(ZH) TFT阵列基板及其制造方法、显示装置
Abrégé : front page image
(EN) A TFT array substrate and manufacturing method therefor, and a display device comprising the TFT array substrate. The TFT array substrate comprises a substrate base (100) and two thin film transistors located on the substrate base, each thin film transistor comprising an active layer (102, 107) having a source region and a drain region. The two active layers of the two thin film transistors are mutually stacked in the direction perpendicular to the substrate base, and the drain region of one of the two active layers is electrically connected with the source region of the other active layer, so that the two thin film transistors are connected in series. In this way, the present invention can reduce or save the area occupied by each thin film transistor on a base while maintaining a total effective channel length unchanged, thereby facilitating a high resolution design of a display panel.
(FR) Cette invention concerne un substrat de réseau de transistors TFT et son procédé de fabrication, et un dispositif d'affichage comprenant le substrat de réseau de transistors TFT. Le substrat de réseau de transistors TFT comprend une base de substrat (100) et deux transistors à couches minces disposés sur la base de substrat, chaque transistor à couches minces comprenant une couche active (102 107) possédant une région de source et une région de drain. Les deux couches actives des deux transistors à couches minces sont mutuellement empilées dans la direction perpendiculaire à la base de substrat, et la région de drain de l'une des deux couches actives est électriquement connectée à la région de source de l'autre couche active, de sorte que les deux transistors à couches minces sont connectés en série. De cette manière, le substrat selon l'invention permet de réduire ou d'économiser la superficie occupée par chaque transistor à couches minces sur une base tout en maintenant identique une longueur efficace totale de canal, de sorte à faciliter une conception à haute résolution d'un panneau d'affichage.
(ZH) 一种TFT阵列基板及其制造方法,以及包括该TFT阵列基板的显示装置。该TFT阵列基板包括衬底基板(100)和位于衬底基板上的两个薄膜晶体管,每个薄膜晶体管包括具有源区和漏区的有源层(102、107),两个薄膜晶体管的两个有源层在垂直于衬底基板的方向上相互叠置,且两个有源层中的一个有源层的漏区与另一个有源层的源区电连接,使得两个薄膜晶体管串联连接,由此能够在保持总的有效沟道长度不变的同时,减小或节省每个薄膜晶体管在基板上所占的面积,有利于显示面板的高分辨率设计。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)