WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017146857) SYSTÈME ET PROCÉDÉ DE VECTORISATION CONTEXTUELLE D'INSTRUCTIONS AU MOMENT DE L'EXÉCUTION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/146857    N° de la demande internationale :    PCT/US2017/015052
Date de publication : 31.08.2017 Date de dépôt international : 26.01.2017
CIB :
G06F 9/30 (2006.01), G06F 9/48 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, CA 95054 (US)
Inventeurs : KIDD, Taylor, W.; (US).
WALSH, Matt, S.; (US)
Mandataire : PARVIN, S., Kameron; (US)
Données relatives à la priorité :
15/052,765 24.02.2016 US
Titre (EN) SYSTEM AND METHOD FOR CONTEXTUAL VECTORIZATION OF INSTRUCTIONS AT RUNTIME
(FR) SYSTÈME ET PROCÉDÉ DE VECTORISATION CONTEXTUELLE D'INSTRUCTIONS AU MOMENT DE L'EXÉCUTION
Abrégé : front page image
(EN)Methods and apparatuses relating to processors that contextually optimize instructions at runtime are disclosed. In one embodiment, a processor includes a fetch circuit to fetch an instruction from an instruction storage, a format of the instruction including an opcode, a first source operand identifier, and a second source operand identifier; wherein the instruction storage includes a sequence of sub-optimal instructions preceded by a start-of-sequence instruction and followed by an end-of-sequence instruction. The disclosed processor further includes a decode circuit to decode the instruction, to detect the start-of-sequence instruction and the end-of-sequence instruction, to buffer the sequence of sub-optimal instructions there between, to access a lookup table to identify one or more optimized instructions to substitute for one or more of the sequence of sub-optimal instructions, and to select either the decoded instruction or the sequence of one or more optimized instructions to dispatch to an execution circuit.
(FR)L'invention concerne des procédés et des appareils relatifs à des processeurs qui optimisent de manière contextuelle des instructions au moment de l'exécution. Dans un mode de réalisation, un processeur comprend un circuit d'extraction pour extraire une instruction d'un magasin d'instructions, un format de l'instruction comprenant un code opération, un premier identifiant d'opérande source, et un second identifiant d'opérande source; le magasin d'instructions comprenant une séquence d'instructions sous-optimales précédées d'une instruction de début de séquence et suivies d'une instruction de fin de séquence. Le processeur décrit comprend en outre un circuit de décodage pour décoder l'instruction, détecter l'instruction de début de séquence et l'instruction de fin de séquence, mettre en tampon la séquence d'instructions sous-optimales entre ces dernières, accéder à une table de consultation afin d'identifier au moins une instruction optimisée pour substituer au moins une instruction de la séquence d'instructions sous-optimales, et sélectionner soit l'instruction décodée, soit la séquence d'au moins une instruction optimisée pour l'envoyer à un circuit d'exécution.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)