Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017143782) STRUCTURE D’EMBALLAGE TRIDIMENSIONNELLE (3D), DISTRIBUÉE EN ÉVENTAIL, À SUBSTRAT DE SILICIUM INCORPORÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2017/143782 N° de la demande internationale : PCT/CN2016/101437
Date de publication : 31.08.2017 Date de dépôt international : 07.10.2016
CIB :
H01L 23/06 (2006.01) ,H01L 23/48 (2006.01) ,H01L 23/485 (2006.01) ,H01L 21/60 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
02
Conteneurs; Scellements
06
caractérisés par le matériau du conteneur ou par ses propriétés électriques
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
482
formées de couches conductrices inséparables du corps semi-conducteur sur lequel elles ont été déposées
485
formées de structures en couches comprenant des couches conductrices et isolantes, p.ex. contacts planaires
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60
Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
Déposants :
华天科技(昆山)电子有限公司 HUATIAN TECHNOLOGY (KUNSHAN) ELECTRONICS CO., LTD. [CN/CN]; 中国江苏省昆山市 经济技术开发区龙腾路112号 112 Longteng Road, Economic & Technical Development Zone Kunshan, Jiangsu 215300, CN
Inventeurs :
于大全 YU, Daquan; CN
Mandataire :
昆山四方专利事务所 KUN SHAN SIFANG PATENT OFFICE; 中国江苏省昆山市 前进中路350号科技大楼盛建德 SHENG Jiande Qianjin Zhong Road, No.350, Keji Building Kunshan, Jiangsu 215301, CN
Données relatives à la priorité :
201610098740.223.02.2016CN
Titre (EN) SILICON SUBSTRATE EMBEDDED, FAN-OUT, 3D PACKAGE STRUCTURE
(FR) STRUCTURE D’EMBALLAGE TRIDIMENSIONNELLE (3D), DISTRIBUÉE EN ÉVENTAIL, À SUBSTRAT DE SILICIUM INCORPORÉ
(ZH) 埋入硅基板扇出型3D封装结构
Abrégé :
(EN) Disclosed is a silicon substrate embedded, fan-out, 3D package structure. A functional chip (2) is embedded into a groove (103) on a front surface (101) of a silicon substrate (1). A via (104) is formed in a region outside of the groove, on the front surface of the silicon substrate. The functional chip can conduct electricity to a back surface (102) of the silicon substrate by means of the via. Re-wiring (5) and solder balls (7) can be prepared on the front and back surfaces of the silicon substrate. Since the thermal expansion coefficients of the silicon substrate and the chip are near to each other, the package structure of the present invention has good reliability, and can enable 3D package interconnection.
(FR) L’invention concerne une structure d’emballage tridimensionnelle (3D), distribuée en éventail, à substrat de silicium incorporé. Une puce fonctionnelle (2) est incorporée dans une rainure (103) sur une surface avant (101) d’un substrat de silicium (1). Un trou d’interconnexion (104) est formé dans une région à l’extérieur de la rainure, sur la surface avant du substrat de silicium. La puce fonctionnelle peut conduire l’électricité vers une surface arrière (102) du substrat de silicium au moyen du trou d'interconnexion. Un recâblage (5) et des globules de soudure (7) peuvent être préparés sur les surfaces avant et arrière du substrat de silicium. Puisque les coefficients d’expansion thermique du substrat de silicium et de la puce sont proches l’un de l’autre, la structure d’emballage de la présente invention a une bonne fiabilité, et peut permettre une interconnexion d’emballage 3D.
(ZH) 一种埋入硅基板扇出型3D封装结构,功能芯片(2)嵌入到硅基板(1)正面(101)上的凹槽(103)内,在硅基板正面凹槽外的区域制备有垂直导电通孔(104),通过导电通孔,功能芯片可以把电性导出至硅基板的背面(102),在硅基板的正面和背面可以制备有再布线(5)和焊球(7)。由于硅基板和芯片之间的热膨胀系数接近,封装结构具有良好的可靠性;该结构可以进行3D封装互连。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)