Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017143636) TRANSISTOR À COUCHES MINCES ET PROCÉDÉ DE PRÉPARATION DE CELUI-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2017/143636 N° de la demande internationale : PCT/CN2016/076514
Date de publication : 31.08.2017 Date de dépôt international : 16.03.2016
CIB :
H01L 21/336 (2006.01) ,H01L 29/78 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
Déposants :
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 No.9-2, Tangming Road, Guangming Shenzhen, Guangdong 518132, CN
Inventeurs :
王质武 WANG, Zhiwu; CN
Mandataire :
深圳市铭粤知识产权代理有限公司 MING & YUE INTELLECTUAL PROPERTY LAW FIRM; 中国广东省深圳市南山区南山街道前海路泛海城市广场2栋604室 Room 604 Building 2, Oceanwide City Square, Qianhai Road, Nanshan Street, Nanshan District Shenzhen, Guangdong 518066, CN
Données relatives à la priorité :
201610102286.324.02.2016CN
Titre (EN) THIN FILM TRANSISTOR AND PREPARATION METHOD THEREFOR
(FR) TRANSISTOR À COUCHES MINCES ET PROCÉDÉ DE PRÉPARATION DE CELUI-CI
(ZH) 一种薄膜晶体管及其制备方法
Abrégé :
(EN) A thin film transistor and preparation method therefor, the thin film transistor comprising a substrate (1); a gate electrode (2) located on the substrate; a gate electrode insulating layer (3), located on the substrate and completely covering the gate electrode; a semiconductor layer (4) located on the gate electrode insulating layer, and an etch stop layer and a source/drain electrode layer (6) located on the semiconductor layer; the etch stop layer (5) comprises a first stop layer (5a) located on the far side of a trench region from the gate electrode, and a second stop layer (5b) located on the first stop layer; the source/drain electrode layer (6) is located on the semiconductor layer, said source/drain electrode layer comprising a source electrode and a drain electrode, each connected separately to the etch stop layer; the etch stop layer is used to protect the semiconductor layer when the source/drain electrode layer is etched to form a source electrode and a drain electrode; the projection area of the semiconductor layer on the substrate is smaller than the projection area of the gate electrode insulating layer on the substrate. The present thin film transistor and preparation method therefor uses a SiO2/Al2O3 dual layer film structure rather than a SiO2 single layer film structure for an etch stop layer, the Al2O3 film layer being relatively thin and the SiO2 film layer being relatively thick, so as to prevent high temperatures from damaging the device; the Al2O3 being relatively thin can reduce film forming time, improving production capacity; in addition, by using Al2O3 as a base, SiO2 can be prepared at a lower temperature, preventing high temperatures from damaging the device.
(FR) L'invention concerne un transistor à couches minces et un procédé de préparation de celui-ci, le transistor à couches minces comprenant un substrat (1) ; une électrode de grille (2) située sur le substrat ; une couche isolante d'électrode de grille (3), située sur le substrat et recouvrant complètement l'électrode de grille ; une couche de semi-conducteur (4) située sur la couche isolante d'électrode de grille, et une couche d'arrêt de gravure et une couche d'électrode de source/drain (6) situées sur la couche de semi-conducteur ; la couche d'arrêt de gravure (5) comprend une première couche d'arrêt (5a) située sur le côté distant d'une région tranchée par rapport à l'électrode de grille, et une deuxième couche d'arrêt (5b) située sur la première couche d'arrêt ; la couche d'électrode de source/drain (6) est située sur la couche de semi-conducteur, ladite couche d'électrode de source/drain comprenant une électrode de source et une électrode de drain, chacune connectée séparément à la couche d'arrêt de gravure ; la couche d'arrêt de gravure est utilisée pour protéger la couche de semi-conducteur lorsque la couche d'électrode de source/drain est gravée pour former une électrode de source et une électrode de drain ; la surface de projection de la couche de semi-conducteur sur le substrat est plus petite que la surface de projection de la couche isolante d'électrode de grille sur le substrat. Le présent transistor à couches minces et le procédé de préparation de celui-ci utilisent une structure de film à double couche de SiO2/Al2O3 plutôt qu'une structure de film à couche unique de SiO2 en tant que couche d'arrêt de gravure, la couche de film d'Al2O3 étant relativement fine et la couche de film de SiO2 étant relativement épaisse, de façon à empêcher que des températures élevées endommagent le dispositif ; la finesse relative d'Al2O3 peut réduire la durée de formation de film, ce qui améliore la capacité de production ; de plus, en utilisant de l'Al2O3 comme base, le SiO2 peut être préparé à une température plus basse, ce qui évite que des températures élevées endommagent le dispositif.
(ZH) 一种薄膜晶体管及其制备方法。薄膜晶体管包括基板(1);位于基板上的栅极(2);位于基板上并完全覆盖栅极的栅极绝缘层(3);位于栅极绝缘层上的半导体层(4)以及位于半导体层上的刻蚀阻挡层以及源漏极层(6);刻蚀阻挡层(5)包括设置于沟道区远离栅极一面上的第一阻挡层(5a)以及位于第一阻挡层上的第二阻挡层(5b);位于半导体层上的源漏极层(6),源漏极层包括分别与刻蚀阻挡层连接的源极和漏极;刻蚀阻挡层用于在对源漏极层进行刻蚀形成源极、漏极时保护半导体层;半导体层在基板上的投影面积小于栅极绝缘层在基板上的投影面积。薄膜晶体管及其制备方法,采用SiO2/Al2O3的双层薄膜结构替代SiO2单层薄膜结构作为刻蚀阻挡层,Al2O3薄膜层相对较薄,SiO2薄膜层相对较厚,避免高温对器件的损伤,Al2O3相对较薄可以减少成膜时间,提高产能;而且以Al2O3作为基础,SiO2可以在更低的温度下制备,避免高温对器件的损伤。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)