WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017143624) CIRCUIT DE CORRECTION AUTOMATIQUE DE RÉSISTANCE SUR PUCE ET PROCÉDÉ POUR PUCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/143624    N° de la demande internationale :    PCT/CN2016/075283
Date de publication : 31.08.2017 Date de dépôt international : 02.03.2016
CIB :
H03H 7/38 (2006.01)
Déposants : CHINA ELECTRONIC TECHNOLOGY CORPORATION, 24TH RESEARCH INSTITUTE [CN/CN]; No.14, Nanping Huayuan Road, Nan'an District Chongqing 400060 (CN)
Inventeurs : HU, Rongbin; (CN).
WANG, Yonglu; (CN).
JIANG, Hequan; (CN).
HU, Gangyi; (CN).
WANG, Jian'an; (CN).
CHEN, Guangbing; (CN).
FU, Dongbing; (CN).
WANG, Yuxin; (CN).
ZHANG, Zhengping; (CN)
Mandataire : BEIJING YIGE INTELLECTUAL PROPERTY AGENT LTD(GENERAL PARTNERSHIP); Room 207 Era Yucheng Building,No.12,Garden Road, Haidian District Beijing 100088 (CN)
Données relatives à la priorité :
201610101149.8 24.02.2016 CN
Titre (EN) ON-CHIP RESISTOR SELF-CORRECTION CIRCUIT AND METHOD FOR CHIP
(FR) CIRCUIT DE CORRECTION AUTOMATIQUE DE RÉSISTANCE SUR PUCE ET PROCÉDÉ POUR PUCE
(ZH) 一种芯片片上电阻自校正电路及方法
Abrégé : front page image
(EN)An on-chip resistor self-correction circuit and method for a chip. The on-chip resistor self-correction circuit for a chip comprises a reference current generation circuit (101) for generating a reference current and a current mirror circuit (102) for receiving the reference current and outputting a current I1 and a current I2 in a proportion of 1:1. The current I1 is outputted to a positive input end of a comparer (103) and a chip external-connection high-precision resistor (104). The current I2 is outputted to a negative input end of the comparer (103) and an on-chip resistance value digitally-adjustable resistor (105). The comparer (103) compares the resistance value of the chip external-connection high-precision resistor (104) with the resistance value of the on-chip resistance value digitally-adjustable resistor (105); according to the comparison result fed back by the comparer (103), values of digital signals are successively set and determined under the control of a time sequence signal generated by a time sequence generation circuit (107); and finally, the resistance value of the on-chip resistance value digitally-adjustable resistor (105) successively approximates to the resistance value of the chip external-connection high-precision resistor (104).
(FR)L'invention concerne un circuit de correction automatique de résistance sur puce et un procédé pour une puce. Le circuit de correction automatique de résistance sur puce pour une puce comprend un circuit de production de courant de référence (101) permettant de produire un courant de référence et un circuit miroir de courant (102) permettant de recevoir le courant de référence et de délivrer un courant I1 et un courant I2 avec une proportion 1:1. Le courant I1 est délivré à une extrémité d'entrée positive d'un comparateur (103) et à une résistance de haute précision à connexion externe à la puce (104). Le courant I2 est délivré à une extrémité d'entrée négative du comparateur (103) et à une résistance à réglage numérique de valeur de résistance sur puce (105). Le comparateur (103) compare la valeur de résistance de la résistance de haute précision à connexion externe à la puce (104) avec la valeur de résistance de la résistance à réglage numérique de valeur de résistance sur puce (105); selon le résultat de la comparaison renvoyé par le comparateur (103), des valeurs de signaux numériques sont successivement réglées et déterminées sous la commande d'un signal de séquence temporelle produit par un circuit de production de séquence temporelle (107); et enfin, la valeur de résistance de la résistance à réglage numérique de valeur de résistance sur puce (105) effectue une approximation successive de la valeur de résistance de la résistance de haute précision à connexion externe à la puce (104).
(ZH)一种芯片片上电阻自校正电路以及方法,该芯片片上电阻自校正电路包括产生参考电流的参考电流产生电路(101),接收参考电流并按1:1比例输出电流I1和I2的电流镜电路(102),电流I1输出至比较器(103)的正输入端和芯片外接高精度电阻(104),电流I2输出至比较器(103)的负输入端和芯片上阻值数字可调电阻(105),比较器(103)比较芯片外接高精度电阻(104)和芯片上阻值数字可调电阻(105)的阻值大小,以及根据比较器(103)反馈的比较结果,在时序产生电路(107)产生的时序信号控制下,逐次设置和确定数字信号各位的值,最终使得芯片上阻值数字可调电阻(105)的阻值逐次逼近芯片外接高精度电阻(104)的阻值。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)