Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017142696) GÉNÉRATEUR D'IMPULSIONS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/142696 N° de la demande internationale : PCT/US2017/015565
Date de publication : 24.08.2017 Date de dépôt international : 30.01.2017
Demande présentée en vertu du Chapitre 2 : 05.12.2017
CIB :
H03K 3/033 (2006.01) ,H03K 5/04 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
02
Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions
027
par l'utilisation de circuits logiques, avec réaction positive interne ou externe
033
Circuits monostables
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
5
Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
01
Mise en forme d'impulsions
04
par augmentation de durée; par diminution de durée
Déposants :
QUALCOMM INCORPORATED [US/US]; ATTEN: International IP Administration 5775 Morehouse Drive San Diego, California, US 92121-1714, US
Inventeurs :
YE, Qi; US
DATTA, Animesh; US
NARAYANAN, Venkatasubramanian; US
BOYNAPALLI, Venugopal; US
Mandataire :
HODGES, Jonas J.; US
GELFOUND, Craig A.; US
HARRIMAN, John D.; US
BINDSEIL, James; US
Données relatives à la priorité :
15/044,98816.02.2016US
Titre (EN) PULSE-GENERATOR
(FR) GÉNÉRATEUR D'IMPULSIONS
Abrégé :
(EN) The apparatus may include a first latch configured to store a first state or a second state. The first latch may have a first latch input, one of a set input or a reset input, a first pulse clock input, and a first latch output. The first latch input may be coupled to a fixed logic value. The one of the set input or the reset input may be coupled to a clock signal or an inverted clock signal, respectively. The apparatus may include an AND gate having a first AND gate input, a second AND gate input, and a first AND gate output. The clock signal may be coupled to the first AND gate input. The first latch output may be coupled to the second AND gate input. The AND gate output may be configured to output a pulsed clock. The pulsed clock may be coupled to the first pulse clock input.
(FR) L'invention porte sur un appareil qui peut comprendre un premier verrou configuré pour stocker un premier état ou un second état. Le premier verrou peut avoir une première entrée de verrou, soit une entrée de positionnement, soit une entrée de restauration, une première entrée d'horloge à impulsions et une première sortie de verrou. La première entrée de verrou peut être couplée à une valeur logique fixe. L'entrée qui est soit l'entrée de positionnement, soit l'entrée de restauration peut être couplée à un signal d'horloge (clk) ou à un signal d'horloge inversé, respectivement. L'appareil peut comprendre une porte ET ayant une première entrée de porte ET, une seconde entrée de porte ET et une première sortie de porte ET. Le signal d'horloge peut être couplé à la première entrée de porte ET. La première sortie de verrou peut être couplée à la seconde entrée de porte ET. La sortie de porte ET peut être configurée pour sortir une horloge à impulsions (pclk). L'horloge à impulsions peut être couplée à la première entrée d'horloge à impulsions.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)