Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017142617) CIRCUIT DÉCODEUR DE LIGNES DE MOTS DANS UN RÉSEAU DE MÉMOIRE TRIDIMENSIONNEL
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/142617 N° de la demande internationale : PCT/US2016/067621
Date de publication : 24.08.2017 Date de dépôt international : 19.12.2016
CIB :
H01L 27/11519 (2017.01) ,H01L 27/11548 (2017.01) ,H01L 27/11551 (2017.01) ,H01L 27/11565 (2017.01) ,H01L 27/11575 (2017.01) ,H01L 27/11578 (2017.01)
[IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!]
Déposants :
SANDISK TECHNOLOGIES LLC [US/US]; 6900 North Dallas Parkway Suite 325 Plano, Texas 75024, US
Inventeurs :
OGAWA, Hiroyuki; US
TOYAMA, Fumiaki; US
ARIKI, Takuya; US
Mandataire :
RADOMSKY, Leon; US
COHN, Joanna; US
CONNOR, David; US
GAUL, Allison; US
GAYOSO, Tony; US
GERETY, Todd; US
GILL, Matthew; US
GREGORY, Shaun D.; US
HANSEN, Robert; US
HUANG, Stephen; US
HYAMS, David; US
JOHNSON, Timothy; US
MAZAHERY, Benjamin; US
MURPHY, Timothy; US
NGUYEN, Jaqueline; US
O'BRIEN, Michelle; US
PARK, Byeongju; US
RUTT, Steven; US
SIMON, Phyllis; US
SULSKY, Martin; US
Données relatives à la priorité :
15/046,74018.02.2016US
Titre (EN) WORD LINE DECODER CIRCUITRY UNDER A THREE-DIMENSIONAL MEMORY ARRAY
(FR) CIRCUIT DÉCODEUR DE LIGNES DE MOTS DANS UN RÉSEAU DE MÉMOIRE TRIDIMENSIONNEL
Abrégé :
(EN) The total chip area for a three-dimensional memory device can be reduced employing a design layout in which the word line decoder circuitry is formed underneath an array of memory stack structures. The interconnection between the word lines and the word line decoder circuitry can be provided by forming discrete word line contact via structures. The discrete word line contact via structures can be formed by employing multiple sets of etch masks with overlapping opening areas and employed to etch a different number of pairs of insulating layers and electrically conductive layers, thereby obviating the need to form staircase regions having stepped surfaces. Sets of at least one conductive interconnection structure can be employed to provide vertical electrical connection to the word line decoder circuitry. Bit line drivers can also be formed underneath the array of memory stack structures to provide greater areal efficiency.
(FR) Selon la présente invention, la surface totale de puce pour un dispositif mémoire tridimensionnel peut être réduite en utilisant une configuration de conception dans laquelle le circuit décodeur de lignes de mots est formé sous un réseau de structures d'empilement de mémoire. L'interconnexion entre les lignes de mot et le circuit décodeur de lignes de mot peut être fournie par formation de structures de trou d'interconnexion de contact de lignes de mot discrètes. Les structures de trou d'interconnexion de contact de lignes de mot discrètes peuvent être formées par l'utilisation de multiples ensembles de masques de gravure avec des zones d'ouverture de chevauchement et utilisés pour graver un nombre différent de paires de couches isolantes et de couches électro-conductrices, ce qui évite la nécessité de former des régions en escalier ayant des surfaces échelonnées. Des ensembles d'au moins une structure d'interconnexion conductrice peuvent être utilisés pour fournir une connexion électrique verticale au circuit décodeur de lignes de mot. Des circuit d'attaque de lignes de bit peuvent également être formés au-dessous du réseau de structures d'empilement de mémoire pour assurer un plus grand rendement surfacique.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)