WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017141532) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/141532    N° de la demande internationale :    PCT/JP2016/087228
Date de publication : 24.08.2017 Date de dépôt international : 14.12.2016
CIB :
H01L 25/07 (2006.01), H01L 23/28 (2006.01), H01L 25/18 (2006.01)
Déposants : MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
Inventeurs : HARADA, Hiroyuki; (JP).
HARADA, Kozo; (JP).
HATANAKA, Yasumichi; (JP).
NISHIMURA, Takashi; (JP).
TAYA, Masaki; (JP)
Mandataire : MURAKAMI, Kanako; (JP).
MATSUI, Jumei; (JP).
KURATANI, Yasutaka; (JP).
DATE, Kenro; (JP)
Données relatives à la priorité :
2016-027058 16.02.2016 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
Abrégé : front page image
(EN)The present invention provides a semiconductor device that can limit loss of insulator performance due to heat cycles and ensure insulator performance by suppressing the formation of bubbles and the separation between a silicone gel and an insulating substrate when temperatures are high, when temperatures are low, and when the operating voltage is high. The present invention is characterized by comprising: an insulating substrate (5), on the top face of which a semiconductor element (4) is mounted; a base plate (1) joined to the bottom face of the insulating substrate (5); a case member (2), which surrounds the insulating substrate (5) and contacts a face of the base plate (1) to which the insulating substrate (5) is joined; a sealing resin (8) that fills a region surrounded by the base plate (1) and the case member (2), and seals the insulating substrate (5); a lid (9) that faces the surface of the sealing resin (8) and is fastened to the case member (2); and a hold-down plate (10), the bottom face and a portion of the side faces of which are in close contact with the surface of the sealing resin (8), and the top face of which is fastened so as to protrude from the face of the lid (9) that faces the surface of the sealing resin (8).
(FR)La présente invention concerne un dispositif à semi-conducteur qui peut limiter les pertes de performances d'isolation dues à des cycles thermiques et assurer les performances d'isolation par suppression de la formation de bulles et de la séparation entre un gel de silicone et un substrat isolant quand les températures sont élevées, quand les températures sont basses, et quand la tension de fonctionnement est élevée. La présente invention est caractérisée en ce qu'elle comprend : un substrat isolant (5), sur la face supérieure duquel est monté un élément à semi-conducteur (4) ; une plaque de base (1) jointe à la face inférieure du substrat isolant (5) ; un élément de boîtier (2), qui entoure le substrat isolant (5) et est en contact avec une face de la plaque de base (1) à laquelle le substrat isolant (5) est joint ; une résine d'étanchéité (8) qui remplit une région entourée par la plaque de base (1) et l'élément de boîtier (2), et assure l'étanchéité du substrat isolant (5) ; un couvercle (9) qui est en regard de la surface de la résine d'étanchéité (8) et est fixé à l'élément de boîtier (2) ; et une plaque de retenue (10), dont la face inférieure et une partie des faces latérales sont en contact étroit avec la surface de la résine d'étanchéité (8), et dont la face supérieure est fixée de façon à faire saillie de la face du couvercle (9) qui est en regard de la surface de la résine d'étanchéité (8).
(JA)高温時、低温時や使用電圧が高電圧時の気泡の発生やシリコーンゲルと絶縁基板との剥離を抑制することで、ヒートサイクルによる絶縁性能の劣化を抑制し、絶縁性能の確保が可能な半導体装置を得る。上面に半導体素子(4)が搭載された絶縁基板(5)と、絶得基板(5)の下面に接合されたベース板(1)と、絶縁基板(5)を取り囲み、ベース板(1)の絶縁基板(5)が接合された面と接するケース部材(2)と、ベース板(1)とケース部材(2)とで囲まれた領域に充填され、絶縁基板(5)を封止する封止樹脂(8)と、封止樹脂(8)の表面と対向し、ケース部材(2)と固着された蓋材(9)と、下面と側面の一部が封止樹脂(8)の表面と密着し、上面が蓋材(9)の封止樹脂(8)の表面と対向する面から突出して固着された押さえ板(10)とを備えたことを特徴とする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)