WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017140574) PROCÉDÉ DE FABRICATION D'UNE PLAQUE DE SUBSTRAT, PLAQUE DE SUBSTRAT, PROCÉDÉ DE FABRICATION D’UN MODULE À SEMI-CONDUCTEUR ET MODULE À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/140574    N° de la demande internationale :    PCT/EP2017/052881
Date de publication : 24.08.2017 Date de dépôt international : 09.02.2017
CIB :
H01L 23/373 (2006.01), B23K 20/02 (2006.01), B32B 15/01 (2006.01), H01L 21/48 (2006.01)
Déposants : HERAEUS DEUTSCHLAND GMBH & CO. KG [DE/DE]; Heraeusstr. 12-14 63450 Hanau (DE)
Inventeurs : EISELE, Ronald; (DE)
Mandataire : KILCHERT, Jochen; (DE)
Données relatives à la priorité :
EP16156489.3 19.02.2016 EP
Titre (DE) VERFAHREN ZUR HERSTELLUNG EINER SUBSTRATPLATTE, SUBSTRATPLATTE, VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERMODULS UND HALBLEITERMODUL
(EN) METHOD FOR PRODUCING A SUBSTRATE PLATE, SUBSTRATE PLATE, METHOD FOR PRODUCING A SEMICONDUCTOR MODULE AND SEMICONDUCTOR MODULE
(FR) PROCÉDÉ DE FABRICATION D'UNE PLAQUE DE SUBSTRAT, PLAQUE DE SUBSTRAT, PROCÉDÉ DE FABRICATION D’UN MODULE À SEMI-CONDUCTEUR ET MODULE À SEMI-CONDUCTEUR
Abrégé : front page image
(DE)Die Erfindung betrifft ein Verfahren zur Herstellung einer Substratplatte (10) für ein großflächiges Halbleiterelement (90), insbesondere für eine Thyristorscheibe oder eine Diode, wobei - mindestens eine erste Schicht (20) aus einem ersten Material (M1) mit einem ersten Ausdehnungskoeffizient und - mindestens eine zweite Schicht (30) aus einem zweiten, dehnungsarmen Material (M2) mit einem zweiten Ausdehnungskoeffizient, der kleiner als der erste Ausdehnungskoeffizient ist, bei einer Verbindungstemperatur von 150 °C - 300 °C, insbesondere durch ein Niedertemperatursinterverfahren, miteinander verbunden werden, wobei zwischen der ersten Schicht (20) und der zweiten Schicht (30) mindestens eine erste Verbindungsschicht (40) aus einem Verbindungsmaterial (VM) ausgebildet ist und die Verbindungstemperatur im Wesentlichen der Montagetemperatur bei der Verbindung der hergestellten Substratplatte ( 10) mit mindestens einem großflächigen Halbleiterelement (90) entspricht.
(EN)The invention relates to a method for producing a substrate plate (10) for a large-area semiconductor element (90), in particular for a thyristor disc or a diode, wherein - at least one first layer (20) made of a first material (M1) having a first expansion coefficient and - at least one second layer (30) made of a second, low-stretch material (M2) having a second expansion coefficient which is smaller than the first expansion coefficient are bonded to each other at a bonding temperature of 150°C - 300°C, in particular by means of a low-temperature sintering method, at least one first bonding layer (40) made of a bonding material (VM) being formed between the first layer (20) and the second layer (30) and the bonding temperature corresponding substantially to the mounting temperature during connection of the produced substrate plate (10) to at least one large-area semiconductor element (90).
(FR)L’invention concerne un procédé de fabrication d'une plaque de substrat (10) pour un élément à semi-conducteur de grande surface (90), en particulier pour une tranche thyristor ou une diode, selon lequel au moins une première couche (20), constituée d'un premier matériau (M1) présentant un premier coefficient de dilatation, et au moins une deuxième couche (30), constituée d'un deuxième matériau (M2) à faible dilatation présentant un deuxième coefficient de dilatation inférieur au premier coefficient de dilatation, sont reliées entre elles à une température d'interconnexion comprise entre 150 °C et 300 °C, en particulier par un procédé de frittage basse température, au moins une première couche d'interconnexion (40) constituée d’un matériau d'interconnexion (VM) étant réalisée entre la première couche (20) et la deuxième couche (30), et la température d'interconnexion correspondant sensiblement à la température de montage lorsque la plaque de substrat (10) fabriquée et au moins un élément à semi-conducteur de grande surface (90) sont reliés entre eux.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)