WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017138072) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2017/138072    N° de la demande internationale :    PCT/JP2016/053671
Date de publication : 17.08.2017 Date de dépôt international : 08.02.2016
CIB :
H01L 23/50 (2006.01)
Déposants : MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
Inventeurs : IWAI, Takamasa; (JP).
KONDO, Satoshi; (JP).
KAWASHIMA, Hiroshi; (JP).
FUJINO, Junji; (JP).
SAKAMOTO, Ken; (JP)
Mandataire : FUKAMI PATENT OFFICE, P.C.; Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)Provided is a semiconductor device wherein a die pad shift of a lead frame can be more reliably suppressed. Specifically, a lead frame (2) included in the semiconductor device includes a die pad (2a), first and second suspension leads (4a, 4b), and a frame (2b). The main surface of the die pad (2a) and the main surface of the frame (2b) are positioned on planes different from each other, and the die pad (2a) and the frame (2b) are connected to each other by means of the first and second suspension leads (4a, 4b). A first boundary line (5b) between the first suspension lead (4b) and the die pad (2a) extends on a straight line different from a second boundary line (5a) between the second suspension lead (4a) and the die pad (2a). A third boundary line (6b) between the first suspension lead (4b) and the frame (2b) extends on a straight line different from a fourth boundary line (6a) between the second suspension lead (4a) and the frame (2b).
(FR)L'invention concerne un dispositif à semi-conducteur dans lequel un décalage de plage de puce d'une grille de connexion peut être supprimé d'une manière plus fiable. Plus précisément, une grille de connexion (2) comprise dans le dispositif à semi-conducteur comprend une plage de puce (2a), des première et deuxième pattes de suspension (4a, 4b) et un cadre (2b). La surface principale de la plage de puce (2a) et la surface principale du cadre (2b) sont positionnées sur des plans différents l'un de l'autre, et la plage de puce (2a) et le cadre (2b) sont reliés l'un à l'autre par les première et deuxième pattes de suspension (4a, 4b). Une première ligne de délimitation (5b) entre la première patte de suspension (4b) et la plage de puce (2a) s'étend sur une ligne droite différente d'une deuxième ligne de délimitation (5a) entre la deuxième patte de suspension (4a) et la plage de puce (2a). Une troisième ligne de délimitation (6b) entre la première patte de suspension (4b) et le cadre (2b) s'étend sur une ligne droite différente d'une quatrième ligne de délimitation (6a) entre la deuxième patte de suspension (4a) et le cadre (2b).
(JA)リードフレームのダイパッドシフトをより確実に抑制することができる半導体装置を提供する。具体的には、半導体装置に含まれるリードフレーム(2)は、ダイパッド(2a)と、第1および第2の吊りリード(4a,4b)と、フレーム枠(2b)とを含む。ダイパッド(2a)とフレーム枠(2b)との主表面は互いに異なる平面上に位置し、ダイパッド(2a)とフレーム枠(2b)とは第1および第2の吊りリード(4a,4b)により接続される。第1の吊りリード(4b)とダイパッド(2a)との第1境界線(5b)は、第2の吊りリード(4a)とダイパッド(2a)との第2境界線(5a)と異なる直線上を延びる。第1の吊りリード(4b)とフレーム枠(2b)との第3境界線(6b)は、第2の吊りリード(4a)とフレーム枠(2b)との第4境界線(6a)と異なる直線上を延びる。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)