WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017053329) DISPOSITIF À SEMI-CONDUCTEURS TRIDIMENSIONNELS ET STRUCTURE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/053329    N° de la demande internationale :    PCT/US2016/052726
Date de publication : 30.03.2017 Date de dépôt international : 21.09.2016
CIB :
H01L 27/115 (2017.01), H01L 29/423 (2006.01)
Déposants : MONOLITHIC 3D INC [US/US]; 3555 Woodford Drive San Jose, California 95124 (US)
Inventeurs : OR-BACH, Zvi; (US).
HAN, Jin-Woo; (US)
Mandataire : TRAN, Bao; (US)
Données relatives à la priorité :
62/221,618 21.09.2015 US
Titre (EN) 3D SEMICONDUCTOR DEVICE AND STRUCTURE
(FR) DISPOSITIF À SEMI-CONDUCTEURS TRIDIMENSIONNELS ET STRUCTURE
Abrégé : front page image
(EN)A multilevel semiconductor device including a first level including a first array of first memory cells; a second level including a second array of second memory cells, the first level is overlaid by the second level, where at least one of the first memory cells includes a vertically oriented first transistor, and where at least one of the second memory cells includes a vertically oriented second transistor, and where the first transistor includes a first single crystal channel, and where the second transistor includes a second single crystal channel, and where the first transistor is self-aligned to the second transistor
(FR)La présente invention concerne un dispositif à semi-conducteurs à plusieurs niveaux comportant un premier niveau comprenant un premier réseau de premières cellules de mémoire; un second niveau comprenant un second réseau de secondes cellules de mémoire, le premier niveau est recouvert par le second niveau, au moins une des première cellules de mémoire comprenant un premier transistor orienté verticalement, et au moins une des secondes cellules comprenant un second transistor orienté verticalement, et le premier transistor comprenant un premier canal monocristallin, et le second transistor comprenant un second canal monocristallin, et le premier transistor étant auto-aligné avec le second transistor.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)