WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017053086) ÉVITER DES BLOCAGES DANS DES SYSTÈMES À BASE DE PROCESSEURS EMPLOYANT DES PROTOCOLES DE COHÉRENCE DE BUS DE RELANCE ET DE NON-RELANCE DE RÉPONSE EN ORDRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/053086    N° de la demande internationale :    PCT/US2016/050961
Date de publication : 30.03.2017 Date de dépôt international : 09.09.2016
Demande présentée en vertu du Chapitre 2 :    24.07.2017    
CIB :
G06F 12/0815 (2016.01), G06F 9/52 (2006.01), G06F 12/0831 (2016.01)
Déposants : QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714 (US)
Inventeurs : LE, Hien, Minh; (US).
TRUONG, Thuong, Quang; (US).
XU, Kun; (US).
SUBRAMANIAM GANASAN, Jaya, Prakash; (US).
RAMIREZ, Cesar, Aaron; (US)
Mandataire : TERRANOVA, Steven, N.; (US).
OWENS, JR., Bruce E.; (US)
Données relatives à la priorité :
14/863,645 24.09.2015 US
Titre (EN) AVOIDING DEADLOCKS IN PROCESSOR-BASED SYSTEMS EMPLOYING RETRY AND IN-ORDER-RESPONSE NON-RETRY BUS COHERENCY PROTOCOLS
(FR) ÉVITER DES BLOCAGES DANS DES SYSTÈMES À BASE DE PROCESSEURS EMPLOYANT DES PROTOCOLES DE COHÉRENCE DE BUS DE RELANCE ET DE NON-RELANCE DE RÉPONSE EN ORDRE
Abrégé : front page image
(EN)Aspects disclosed herein include avoiding deadlocks in processor-based systems employing retry and in-order-response non-retry bus coherency protocols. In this regard, an interface bridge circuit is communicatively coupled to a first core device that implements a retry bus coherency protocol, and a second core device that implements an in-order-response non-retry bus coherency protocol. The interface bridge circuit receives a snoop command from the first core device, and forwards the snoop command to the second core device. While the snoop command is pending, the interface bridge circuit detects a potential deadlock condition between the first core device and the second core device. In response to detecting the potential deadlock condition, the interface bridge circuit is configured to send a retry response to the first core device. This enables the first core device to continue processing, thereby eliminating the potential deadlock condition.
(FR)Des aspects de la présente invention consistent à éviter des blocages dans des systèmes à base de processeurs employant des protocoles de cohérence de bus de relance et de non-relance de réponse en ordre. À cet égard, un circuit de pont d'interface est couplé de manière communicative à un premier dispositif cœur qui met en œuvre un protocole de cohérence de bus de relance et à un second dispositif cœur qui met en œuvre un protocole de cohérence de bus de non-relance de réponse en ordre. Le circuit de pont d'interface reçoit une commande de furetage du premier dispositif cœur et transfère la commande de furetage au second dispositif cœur. Pendant que la commande de furetage est en suspens, le circuit de pont d'interface détecte une condition potentielle de blocage condition entre le premier dispositif cœur et le second dispositif cœur. En réponse à la détection de la condition potentielle de blocage, le circuit de pont d'interface est configuré pour envoyer une réponse de relance au premier dispositif cœur. Cela permet au premier dispositif cœur de continuer le traitement, éliminant de cette façon la condition potentielle de blocage.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)