WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017052554) ARCHITECTURE DE TRI-GATE HYBRIDE ET DISPOSITIF CMOS À NANOFIL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/052554    N° de la demande internationale :    PCT/US2015/051979
Date de publication : 30.03.2017 Date de dépôt international : 24.09.2015
CIB :
H01L 21/8238 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : WEBER, Cory E.; (US).
MEHANDRU, Rishabh; (US).
CEA, Stephen M.; (US)
Mandataire : BRASK, Justin, K.; (US)
Données relatives à la priorité :
Titre (EN) HYBRID TRIGATE AND NANOWIRE CMOS DEVICE ARCHITECTURE
(FR) ARCHITECTURE DE TRI-GATE HYBRIDE ET DISPOSITIF CMOS À NANOFIL
Abrégé : front page image
(EN)Hybrid trigate and nanowire CMOS device architecture, and methods of fabricating hybrid trigate and nanowire CMOS device architecture, are described. For example, a semiconductor structure includes a semiconductor device of a first conductivity type having a plurality of vertically stacked nanowires disposed above a substrate. The semiconductor structure also includes a semiconductor device of a second conductivity type opposite the first conductivity type, the second semiconductor device having a semiconductor fin disposed above the substrate.
(FR)La présente invention concerne une architecture de tri-gate hybride et dispositif CMOS à nanofil, et des procédés de fabrication d'une architecture de tri-gate hybride et dispositif CMOS à nanofil. Par exemple, une structure à semi-conducteur comprend un dispositif à semi-conducteur d'un premier type de conductivité ayant une pluralité de nanofils verticalement empilés, disposés au-dessus d'un substrat. La structure de semi-conducteur comprend en outre un dispositif à semi-conducteur d'un deuxième type de conductivité opposé au premier type de conductivité, le deuxième dispositif à semi-conducteur ayant une nervure de semi-conducteur disposée au-dessus du substrat.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)