WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017048649) ORDONNANCEMENT D'ÉCRITURE/DE LECTURE DE REGISTRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/048649    N° de la demande internationale :    PCT/US2016/051410
Date de publication : 23.03.2017 Date de dépôt international : 13.09.2016
Demande présentée en vertu du Chapitre 2 :    26.06.2017    
CIB :
G06F 12/0806 (2016.01), G06F 9/38 (2006.01), G06F 9/30 (2006.01)
Déposants : MICROSOFT TECHNOLOGY LICENSING, LLC [US/US]; Attn: Patent Group Docketing (Bldg. 8/1000) One Microsoft Way Redmond, Washington 98052-6399 (US)
Inventeurs : BURGER, Douglas C.; (US).
SMITH, Aaron L.; (US)
Mandataire : MINHAS, Sandip; (US).
CHEN, Wei-Chen Nicholas; (US).
DRAKOS, Katherine J.; (US).
KADOURA, Judy M.; (US).
HOLMES, Danielle J.; (US).
SWAIN, Cassandra T.; (US).
WONG, Thomas S.; (US).
CHOI, Daniel; (US).
ANDERSON, Angela; CMS Cameron McKenna Nabarro Olswang LLP 78 Cannon Street London EC4N 6AF (GB)
Données relatives à la priorité :
62/221,003 19.09.2015 US
15/012,662 01.02.2016 US
Titre (EN) REGISTER READ/WRITE ORDERING
(FR) ORDONNANCEMENT D'ÉCRITURE/DE LECTURE DE REGISTRE
Abrégé : front page image
(EN)Apparatus and methods are disclosed for controlling execution of register access instructions in a block-based processor architecture using a hardware structure that indicates a relative ordering of register access instruction in an instruction block. In one example of the disclosed technology, a method of operating a processor includes selecting a register access instruction of the plurality of instructions to execute based at least in part on dependencies encoded within a previous block of instructions and on stored data indicating which of the register write instructions have executed for the previous block, and executing the selected instruction. In some examples, one or more of a write mask, a read mask, a register write vector register, or a counter are used to determine register read/write dependences. Based on the encoded dependencies and the masked write vector, the next instruction block can issue when its register dependencies are available.
(FR)L'invention concerne un appareil et des procédés permettant de commander l'exécution d'instructions d'accès de registre dans une architecture de processeur à base de blocs à l'aide d'une structure matérielle qui indique un ordonnancement relatif d'instructions d'accès de registre dans un bloc d'instructions. Dans un exemple de la présente technologie, un procédé de fonctionnement d'un processeur consiste à sélectionner une instruction d'accès de registre de la pluralité d'instructions à exécuter sur la base au moins en partie des dépendances codées à l'intérieur d'un précédent bloc d'instructions et de données stockées indiquant quelles instructions d'écriture de registre ont été exécutées pour le bloc précédent, et à exécuter l'instruction sélectionnée. Dans certains exemples, un ou plusieurs masquages d'écriture, un masquage de lecture, un registre de vecteur d'écriture de registre, ou un compteur sont utilisés afin de déterminer des dépendances de lecture/écriture. Sur la base des dépendances codées et du vecteur d'écriture masquée, le bloc d'instructions suivant peut émettre lorsque ses dépendances de registre sont disponibles.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)