WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017048219) RÉDUCTION DES COÛTS DE NŒUD AVANCÉE PAR INTERPOSEUR CONTRE LES DÉCHARGES ÉLECTROSTATIQUES (ESD)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/048219    N° de la demande internationale :    PCT/US2015/049923
Date de publication : 23.03.2017 Date de dépôt international : 14.09.2015
CIB :
H01L 23/60 (2006.01), H01L 27/02 (2006.01)
Déposants : INTEL IP CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : SEIDEMANN, Georg; (DE).
GEISSLER, Christian; (DE).
REINGRUBER, Klaus; (DE)
Mandataire : BRASK, Justin, K.; (US)
Données relatives à la priorité :
Titre (EN) ADVANCED NODE COST REDUCTION BY ESD INTERPOSER
(FR) RÉDUCTION DES COÛTS DE NŒUD AVANCÉE PAR INTERPOSEUR CONTRE LES DÉCHARGES ÉLECTROSTATIQUES (ESD)
Abrégé : front page image
(EN)An apparatus including an electrostatic discharge circuit including a first circuit portion coupled beneath a die contact pad of an integrated circuit die and a second circuit portion in an interposer separate from the integrated circuit die, the interposer including a first contact point coupled to the contact pad of the integrated circuit die and a second contact point operable for connection to an external source. A method including forming an integrated circuit die including a first electrostatic discharge structure beneath a contact pad of the die; and coupling the die to an interposer including an interposer contact and a second electrostatic discharge structure, wherein a signal at the contact pad of the die is operable to be routed through the interposer.
(FR)L'invention concerne un appareil comprenant un circuit de décharge électrostatique comprenant une première partie de circuit couplée au-dessous d'une plage de contact d'une puce de circuit intégré et une seconde partie de circuit dans un interposeur séparée de la puce de circuit intégré, l'interposeur comprenant un premier point de contact couplé à la plage de contact de la puce de circuit intégré et un second point de contact ayant pour fonction de se connecter à une source externe. L'invention concerne également un procédé consistant à former une puce de circuit intégré comprenant une première structure de décharge électrostatique au-dessous d'une plage de contact de la puce; et à coupler la puce à un interposeur comprenant un contact d'interposeur et une seconde structure de décharge électrostatique, un signal au niveau de la plage de contact de la puce ayant pour fonction d'être acheminé à travers l'interposeur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)