WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017047430) DISPOSITIF DE TRAITEMENT DE SIGNAL NUMÉRIQUE ET ÉMETTEUR-RÉCEPTEUR OPTIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2017/047430 N° de la demande internationale : PCT/JP2016/076016
Date de publication : 23.03.2017 Date de dépôt international : 05.09.2016
CIB :
H04B 10/50 (2013.01) ,H04B 10/60 (2013.01)
Déposants : NTT ELECTRONICS CORPORATION[JP/JP]; 1-32, Shin-urashimacho 1-chome, Kanagawa-ku, Yokohama-shi, Kanagawa 2210031, JP
NIPPON TELEGRAPH AND TELEPHONE CORPORATION[JP/JP]; 5-1, Otemachi 1-chome, Chiyoda-ku, Tokyo 1008116, JP
Inventeurs : ISHIDA, Osamu; JP
YAMAZAKI, Etsushi; JP
TAKEI, Kazuhito; JP
TOMIZAWA, Masahito; JP
NISHIZAWA, Hideki; JP
Mandataire : TAKADA, Mamoru; JP
TAKAHASHI, Hideki; JP
Données relatives à la priorité :
2015-18309116.09.2015JP
Titre (EN) DIGITAL SIGNAL PROCESSING DEVICE AND OPTICAL TRANSCEIVER
(FR) DISPOSITIF DE TRAITEMENT DE SIGNAL NUMÉRIQUE ET ÉMETTEUR-RÉCEPTEUR OPTIQUE
(JA) デジタル信号処理装置及び光送受信器
Abrégé : front page image
(EN) According to the present invention, signal processing units (6a, 6b) are capable of selectively switching between modulation using a low-speed modulation scheme and modulation using a high-speed modulation scheme and performing digital signal processing. Parallel-side interfaces of input/output interface units (A, B) are electrically connected to the signal processing unit (6a). A serial-side interface of the input/output interface unit (B) is electrically connected to a serial-side interface of an input/output interface unit (D). When the low-speed modulation scheme has been selected, a selecting unit (7) connects a parallel-side interface of an input/output interface unit (C) to the signal processing unit (6b), and when the high-speed modulation scheme has been selected, the selecting unit (7) connects the parallel-side interface of the input/output interface unit (C) to a parallel-side interface of the input/output interface unit (D).
(FR) Selon la présente invention, des unités de traitement de signal (6a, 6b) sont capables de commuter sélectivement entre une modulation au moyen d’un schéma de modulation à basse vitesse et une modulation au moyen d’un schéma de modulation à haute vitesse et de conduire un traitement de signal numérique. Des interfaces côté parallèle d’unités d’interface d’entrée/sortie (A, B) sont électriquement connectées à l’unité de traitement de signal (6a). Une interface côté série de l’unité d’interface entrée/sortie (B) est électriquement connectée à une interface côté série d’une unité d’interface d’entrée/sortie (D). Une fois que le schéma de modulation à basse vitesse a été sélectionné, une unité de sélection (7) connecte une interface côté parallèle d’une unité d’interface d’entrée/sortie (C) à l’unité de traitement de signal (6b), et lorsque le schéma de modulation à haute vitesse a été sélectionné, l’unité de sélection (7) connecte l’interface côté parallèle de l’unité d’interface d’entrée/sortie (C) à une interface côté parallèle de l’unité d’interface d’entrée/sortie (D).
(JA) 信号処理部(6a,6b)は、低速変調方式での変復調と、高速変調方式での変復調とを選択的に切り替えてデジタル信号処理可能である。入出力インタフェース部(A,B)のパラレル側インタフェースは信号処理部(6a)に電気的に接続される。入出力インタフェース部(B)のシリアル側インタフェースは入出力インタフェース部(D)のシリアル側インタフェースに電気的に接続される。選択部(7)は、低速変調方式が選択された場合には入出力インタフェース部(C)のパラレル側インタフェースと信号処理部(6b)とを接続し、高速変調方式が選択された場合には入出力インタフェース部(C)のパラレル側インタフェースと入出力インタフェース部(D)のパラレル側インタフェースとを接続する。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)