WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017046944) DISPOSITIF SEMICONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/046944    N° de la demande internationale :    PCT/JP2015/076683
Date de publication : 23.03.2017 Date de dépôt international : 18.09.2015
CIB :
H01L 29/747 (2006.01), H01L 29/74 (2006.01)
Déposants : SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004 (JP)
Inventeurs : SHIBATA Yukihiro; (JP).
INOUE Tadashi; (JP)
Mandataire : TANAI Sumio; (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
(FR) DISPOSITIF SEMICONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置、及び半導体装置の製造方法
Abrégé : front page image
(EN)Provided is a semiconductor device comprising: a first thyristor in which a first region of a first conduction type, a second region of a second conduction type, a third region of the first conduction type and a fourth region of the second conduction type are bonded sequentially from a first surface side to a second surface of a semiconductor substrate, and through which an electric current flows from a first electrode to a second electrode; a second thyristor in which the third region, the second region, the first region, and a fifth region of the second conduction type are bonded sequentially from the second surface side to the first surface, and through which an electric current flows from the second electrode to the first electrode; a sixth region of the second conduction type, that is enclosed within the first region, that contacts the first surface, and that is formed so as to be isolated from the fifth region; a gate electrode that is formed on the first region and the sixth region; a seventh region of the first conduction type, that is enclosed within the first region, that contacts the first surface, that is formed so as to be isolated from the sixth region, and that has a higher impurity concentration than the first region; and an eighth region of the first conduction type, that is in contact with the second surface side of the third region and with the fourth region, that is formed so as to be in contact with the second surface, and that has a higher impurity concentration than the third region.
(FR)L'invention concerne un dispositif semiconducteur comprenant : un premier thyristor dans lequel une première région d'un premier type de conduction, une deuxième région d'un deuxième type de conduction, une troisième région du premier type de conduction et une quatrième région du deuxième type de conduction sont liées séquentiellement depuis un côté de première surface à une deuxième surface d'un substrat en semiconducteur, et à travers lequel circule un courant électrique d'une première électrode à une deuxième électrode ; un deuxième thyristor, dans lequel la troisième région, la deuxième région, la première région et une cinquième région du deuxième type de conduction sont liées séquentiellement depuis le côté de la deuxième surface à la première surface, et à travers lequel circule un courant électrique de la deuxième électrode à la première électrode ; une sixième région du second type de conduction, laquelle est enfermée à l'intérieur de la première région, est en contact avec la première surface et est formée de manière à être isolée de la cinquième région ; une électrode de gâchette qui est formée sur la première région et la sixième région ; une septième région du premier type de conduction, laquelle est enfermée à l'intérieur de la première région, est en contact avec la première surface, est formée de manière à être isolée de la sixième région et possède une concentration en impuretés supérieure à celle de la première région ; et une huitième région du premier type de conduction, laquelle est en contact avec le côté de deuxième surface de la troisième région et avec la quatrième région, est formée de manière à être en contact avec la deuxième surface et possède une concentration en impuretés supérieure à celle de la troisième région.
(JA) 半導体装置は、半導体基板の第1面側から第2面に対して、第1導電型の第1領域と、第2導電型の第2領域と、第1導電型の第3領域と、第2導電型の第4領域とが順に接合され、第1電極から第2電極に電流が流れる第1サイリスタと、第2面側から第1面に対して、第3領域と第2領域と第1領域と、第2導電型の第5領域とが順に接合され、第2電極から第1電極に電流が流れる第2サイリスタと、第1領域に内包されて第1面に接して、且つ、第5領域と分離されて形成された第2導電型の第6領域と、第1領域及び第6領域に形成されたゲート電極と、第1領域に内包されて第1面に接して、且つ、第6領域と分離されて形成されているとともに、第1領域より不純物濃度が高い第1導電型の第7領域と、第3領域の第2面側及び第4領域に接し、且つ、第2面に接して形成され、第3領域より不純物濃度が高い第1導電型の第8領域と、を備える。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)