WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017046850) DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/046850    N° de la demande internationale :    PCT/JP2015/076023
Date de publication : 23.03.2017 Date de dépôt international : 14.09.2015
CIB :
G11C 16/06 (2006.01), G11C 16/02 (2006.01), G11C 16/04 (2006.01)
Déposants : KABUSHIKI KAISHA TOSHIBA [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001 (JP)
Inventeurs : FUJII, Michita; (JP).
NAGAO, Osamu; (JP)
Mandataire : KURATA, Masatoshi; (JP)
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR MEMORY DEVICE
(FR) DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEURS
(JA) 半導体メモリデバイス
Abrégé : front page image
(EN)A semiconductor memory device according to an embodiment of the present invention includes: a memory cell array including memory cells connected to a bit line; and a control circuit for writing data, including a first stage and a second stage after the first stage, to the memory cells. In the program operation of the first stage, the bit line is charged in a first period, and in the program operation of the second stage, the bit line is charged in a second period longer than the first period.
(FR)Un dispositif de mémoire à semi-conducteurs, selon un mode de réalisation de la présente invention, comprend : un réseau de cellules de mémoire incluant des cellules de mémoire connectées à une ligne de bits ; et un circuit de commande pour l'écriture de données, comprenant un premier étage et un second étage après le premier étage, dans les cellules de mémoire. Dans le fonctionnement de programme du premier étage, la ligne de bits est chargée dans une première période et, dans le fonctionnement de programme du second étage, la ligne de bits est chargée dans une seconde période plus longue que la première période.
(JA)本実施形態の半導体メモリデバイスは、ビット線に接続されたメモリセルを含むメモリセルアレイと、第1のステージ及び前記第1のステージの後の第2のステージを含むデータの書き込みを前記メモリセルに対して実行する制御回路と、を含む。前記第1のステージのプログラム動作において、前記ビット線は、第1の期間で充電され、前記第2のステージのプログラム動作において、前記ビット線は、前記第1の期間より長い第2の期間で、充電される。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)