WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017041519) PROCÉDÉ DE MISE SOUS BOÎTIER DE PUCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/041519    N° de la demande internationale :    PCT/CN2016/082779
Date de publication : 16.03.2017 Date de dépôt international : 20.05.2016
CIB :
H01L 21/60 (2006.01)
Déposants : SJ SEMICONDUCTOR (JIANGYIN) CORPORATION [CN/CN]; 78 Changshan Avenue, Jiangyin Wuxi, Jiangsu 214437 (CN)
Inventeurs : QIU, Yuedong; (CN).
LIN, Chengchung; (CN)
Mandataire : J. Z. M. C. PATENT AND TRADEMARK LAW OFFICE; Yu Mingwei, Room 5022 No. 335, Guo Ding Road, Yangpu District Shanghai 200433 (CN)
Données relatives à la priorité :
2015105756378 10.09.2015 CN
Titre (EN) CHIP PACKAGING METHOD
(FR) PROCÉDÉ DE MISE SOUS BOÎTIER DE PUCE
(ZH) 一种芯片封装方法
Abrégé : front page image
(EN)A chip packaging method, comprising the following steps: S1, providing a carrier (1), and forming a bonding layer (2) on a surface of the carrier (1); S2, forming a first dielectric layer (3) on a surface of the bonding layer (2), and forming, in the first dielectric layer (3), a plurality of first through holes (4) corresponding to electric leads of a semiconductor chip (5); S3, attaching the semiconductor chip (5) facedown to a surface of the first dielectric layer (3); S4, forming a plastic package layer (6) covering the chip on the surface of the first dielectric layer (3); S5, separating the bonding layer (2) from the first dielectric layer (3), so as to remove the carrier (1) and the bonding layer (2); and S6, forming a redistribution layer (7) for the semiconductor chip (5) based on the first dielectric layer (3) and the first through holes (4). By means of the method, the problem that the semiconductor chip (5) is contaminated due to direct bonding of the bonding layer (2) and the semiconductor chip (5) is not only avoided, but also the problem of having difficulty in forming through holes in the first dielectric layer (3) after the chip is bonded is solved. The method is simple in processing steps and can effectively improve the product yield and electrical properties.
(FR)L'invention concerne un procédé de mise sous boîtier de puce, comprenant les étapes suivantes : S1, l'utilisation d'un support (1), et la formation d'une couche de liaison (2) sur une surface du support (1) ; S2, la formation d'une première couche diélectrique (3) sur une surface de la couche de liaison (2), et la formation, dans la première couche diélectrique (3), d'une pluralité de premiers trous traversants (4) correspondant à des fils électriques d'une puce semi-conductrice (5) ; S3, la fixation de la puce semi-conductrice (5) face vers le bas à une surface de la première couche diélectrique (3) ; S4, la formation d'une couche de boîtier en plastique (6) recouvrant la puce sur la surface de la première couche diélectrique (3) ; S5, la séparation de la couche de liaison (2) de la première couche diélectrique (3), de manière à retirer le support (1) et la couche de liaison (2) ; et S6, la formation d'une couche de redistribution (7) pour la puce semi-conductrice (5) sur la base de la première couche diélectrique (3) et des premiers trous traversants (4). Au moyen du procédé, non seulement le problème selon lequel la puce semi-conductrice (5) est contaminée en raison de la liaison directe de la couche de liaison (2) et de la puce semi-conductrice (5) est évité, mais aussi le problème d'avoir des difficultés à former des trous traversants dans la première couche diélectrique (3) une fois que la puce est liée est résolu. Le procédé comprend des étapes de traitement simples et peut efficacement améliorer le rendement du produit et les propriétés électriques.
(ZH)一种芯片封装方法,包括以下步骤:S1:提供一载体(1),在所述载体(1)表面形成粘合层(2);S2:在所述粘合层(2)表面形成第一介质层(3),并在所述第一介质层(3)中形成若干与半导体芯片(5)电性引出所对应的第一通孔(4);S3:将半导体芯片(5)正面朝下附着于所述第一介质层(3)表面;S4:在所述第一介质层(3)表面形成覆盖所述芯片的塑封层(6);S5:分离所述粘合层(2)及第一介质层(3),以去除所述载体(1)及粘合层(2);S6:基于所述第一介质层(3)及所述第一通孔(4)对所述半导体芯片(5)形成再分布引线层(7)。该方法不仅避免了粘合层(2)与半导体芯片(5)直接粘合而造成半导体芯片(5)被污染的问题,而且解决了芯片粘合后在第一介质层(3)中形成通孔较为困难的问题。该方法工艺步骤简单,可有效提高产品良率及电性能。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)