WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017040049) TOPOGRAMME DE MÉMOIRE DE BLOC ET ARCHITECTURE POUR CIRCUIT INTÉGRÉ LOGIQUE PROGRAMMABLE, ET SON PROCÉDÉ DE FONCTIONNEMENT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/040049    N° de la demande internationale :    PCT/US2016/047465
Date de publication : 09.03.2017 Date de dépôt international : 18.08.2016
CIB :
G06F 17/50 (2006.01), H01L 27/118 (2006.01), H03K 19/177 (2006.01)
Déposants : FLEX LOGIX TECHNOLOGIES, INC. [US/US]; 2465 Latham Street, Suite 100 Mountain View, CA 94040 (US)
Inventeurs : TATE, Geoffrey, R.; (US).
WANG, Cheng, C.; (US)
Mandataire : STEINBERG, Neil; (US)
Données relatives à la priorité :
62/213,080 01.09.2015 US
Titre (EN) BLOCK MEMORY LAYOUT AND ARCHITECTURE FOR PROGRAMMABLE LOGIC IC, AND METHOD OF OPERATING SAME
(FR) TOPOGRAMME DE MÉMOIRE DE BLOC ET ARCHITECTURE POUR CIRCUIT INTÉGRÉ LOGIQUE PROGRAMMABLE, ET SON PROCÉDÉ DE FONCTIONNEMENT
Abrégé : front page image
(EN)An integrated circuit comprising programmable/configurable logic circuitry including a plurality of logic tiles, arranged in an array, wherein each logic tile includes logic circuitry and I/O connected in an interconnect network via multiplexers. A first logic tile includes (i) a first portion of a perimeter which forms at least a portion of the periphery of the programmable/configurable logic circuitry and (ii) a second portion of a perimeter which is interior to such circuitry's periphery, wherein memory I/O is disposed on the second portion of the perimeter of the first logic tile. A second logic tile includes a second portion of a perimeter which is interior to the programmable/configurable logic circuitry's periphery and opposes the first logic tile's perimeter. Memory array(s), located between the second portions of the perimeters of the first and second logic tiles, is/are coupled to memory I/O of at least the first logic tile.
(FR)L'invention concerne un circuit intégré comprenant un ensemble de circuits logique programmable/configurable comprenant une pluralité de mosaïques logiques, agencées en un réseau, chaque mosaïque logique comprenant un ensemble de circuits logique et une E/S connectée dans un réseau d'interconnexion par l'intermédiaire de multiplexeurs. Une première mosaïque logique comprend (i) une première partie d'un périmètre qui forme au moins une partie de la périphérie de l'ensemble de circuits logique programmable/configurable et (ii) une seconde partie d'un périmètre qui est à l'intérieur de ladite périphérie de l'ensemble de circuits, l'E/S de mémoire étant disposée sur la seconde partie du périmètre de la première mosaïque logique. Une seconde mosaïque logique comprend une seconde partie d'un périmètre qui est à l'intérieur de la périphérie de l'ensemble de circuits logique programmable/configurable et s'oppose au périmètre de la première mosaïque logique. Une ou des matrices mémoire, situées entre les secondes parties des périmètres de la première et de la seconde mosaïque logique, sont couplées à l'E/S de mémoire d'au moins la première mosaïque logique.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)