WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017039864) OPTIMISATION DE COMPILATEUR POUR RÉDUIRE LA DIVERGENCE D'UN FLUX DE COMMANDE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/039864    N° de la demande internationale :    PCT/US2016/043339
Date de publication : 09.03.2017 Date de dépôt international : 21.07.2016
CIB :
G06T 1/20 (2006.01), G06T 1/60 (2006.01), G06T 5/00 (2006.01), G06T 7/00 (2017.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054 (US)
Inventeurs : SATHE, Rahul P.; (US)
Mandataire : MALLIE, Michael J.; (US).
HAMILTON, Howard S.; (US).
BERNADICOU, Michael A.; (US).
VINCENT, Lester J.; (US)
Données relatives à la priorité :
14/843,698 02.09.2015 US
Titre (EN) COMPILER OPTIMIZATION TO REDUCE THE CONTROL FLOW DIVERGENCE
(FR) OPTIMISATION DE COMPILATEUR POUR RÉDUIRE LA DIVERGENCE D'UN FLUX DE COMMANDE
Abrégé : front page image
(EN)In one embodiment a graphics processing system comprises a graphics processor having execution logic and shared memory and a shader compiler unit to compile a shader program for execution by the execution logic of the graphic processor, wherein the shader is to optimize the shader program during the compile, wherein to optimize the shader program includes to convert a divergent block of parallel instructions into a divergent block and a non-divergent block of instructions.
(FR)Dans un mode de réalisation, un système de traitement graphique comprend un processeur graphique ayant une logique d'exécution et une mémoire partagée, ainsi qu’une unité de compilateur de nuanceur permettant de compiler un programme de nuanceur afin qu'il soit exécuté par la logique d'exécution du processeur graphique, le nuanceur étant conçu pour optimiser le programme du nuanceur pendant la compilation et consistant, pour optimiser le programme du nuanceur, à convertir un bloc divergent d’instructions parallèles en un bloc divergent et un bloc non divergent d'instructions.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)