WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017033939) DISPOSITIF À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/033939    N° de la demande internationale :    PCT/JP2016/074540
Date de publication : 02.03.2017 Date de dépôt international : 23.08.2016
CIB :
H01L 29/861 (2006.01), H01L 29/06 (2006.01), H01L 29/868 (2006.01)
Déposants : HOSEI UNIVERSITY [JP/JP]; 2-17-1 Fujimi, Chiyoda-ku, Tokyo 1028160 (JP).
SCIOCS COMPANY LIMITED [JP/JP]; 880, Isagozawa-cho, Hitachi-shi, Ibaraki 3191418 (JP).
SUMITOMO CHEMICAL COMPANY, LIMITED [JP/JP]; 27-1, Shinkawa 2-chome, Chuo-ku, Tokyo 1048260 (JP)
Inventeurs : NAKAMURA Tohru; (JP).
MISHIMA Tomoyoshi; (JP).
OHTA Hiroshi; (JP).
YAMAMOTO Yasuhiro; (JP).
HORIKIRI Fumimasa; (JP)
Mandataire : FUKUOKA Masahiro; (JP)
Données relatives à la priorité :
2015-167196 26.08.2015 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abrégé : front page image
(EN)This semiconductor device is provided with: a semiconductor member that includes a mesa structure in which a first and second semiconductor layer are layered and which has a pn junction; an insulating film that is disposed upon the side surfaces of the mesa and the top surface of the outer sides of the mesa; a first electrode that is connected to the second semiconductor layer on the top surface of the mesa and extends across the mesa side surfaces and the mesa outer side top surfaces upon the insulating film; and a second electrode that is connected to the first semiconductor layer on the bottom surface of the first semiconductor layer. The insulating film is formed by including a first and second insulating layer. The first insulating layer covers the corners connecting the mesa side surfaces and the mesa outer side top surfaces, and the second insulating layer covers the pn junction interfaces on the mesa side surfaces or covers directly below the electrode edges of the first electrode while composing the entire thickness of the insulating film directly below the electrode edges. The relative permittivity of the second insulating layer is equal to or higher than the relative permittivity of the semiconductor member. The relative permittivity of the first insulating layer is lower than the relative permittivity of the second insulating layer.
(FR)Le dispositif à semi-conducteurs de l’invention possède : un élément semi-conducteur sur lequel sont stratifiées une première ainsi qu’une seconde couche semi-conductrice, et qui contient une structure mesa possédant une liaison pn ; un film isolant disposé sur une face côté mesa et sur une face supérieure non côté mesa ; une première électrode qui est connectée à la seconde couche semi-conductrice sur une face supérieure mesa, et qui se prolonge sur le film isolant, sur la face côté mesa et sur la face supérieure non côté mesa ; et une seconde électrode connectée à la première couche semi-conductrice au niveau d’une face inférieure de celle-ci. Le film isolant est configuré de manière à inclure une première et une seconde couche isolante. La première couche isolante revêt une partie angle de connexion de la face côté mesa et de la face supérieure non côté mesa. La seconde couche isolante revêt une interface de liaison pn de la face côté mesa, ou configure toute l’épaisseur du film isolant directement sous une extrémité de la première électrode et revêt directement le dessous de l’extrémité de de cette électrode. La permittivité relative de la seconde couche isolante est supérieure ou égale à celle de l’élément semi-conducteur, et la permittivité relative de la première couche isolante est inférieure à celle de la seconde couche isolante.
(JA)半導体装置は、第1、第2半導体層が積層されpn接合を有するメサ構造を含む半導体部材と、メサ側面上およびメサ外側上面上に配置された絶縁膜と、メサ上面で第2半導体層と接続され絶縁膜上でメサ側面上およびメサ外側上面上に延在する第1電極と、第1半導体層の下面で第1半導体層と接続された第2電極と、を有し、絶縁膜は、第1および第2絶縁層を含んで構成され、第1絶縁層は、メサ側面とメサ外側の上面とが接続する角部を覆い、第2絶縁層は、メサ側面のpn接合界面を覆うか、または、第1電極の電極端直下で絶縁膜の全厚さを構成して電極端直下を覆い、第2絶縁層の比誘電率は、半導体部材の比誘電率以上であり、第1絶縁層の比誘電率は、第2絶縁層の比誘電率よりも小さい。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)