WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017032843) MÉLANGEUR PASSIF DE FAIBLE PUISSANCE À AUTO-ÉLÉVATION DE ZONE ET À CAPACITÉS PARTAGÉES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/032843    N° de la demande internationale :    PCT/EP2016/070100
Date de publication : 02.03.2017 Date de dépôt international : 25.08.2016
CIB :
H03D 7/14 (2006.01), H03D 7/16 (2006.01), H04L 25/08 (2006.01)
Déposants : TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) [SE/SE]; 164 83 Stockholm (SE)
Inventeurs : MASTANTUONO, Daniele; (SE).
MATTISSON, Sven; (SE)
Mandataire : ERICSSON; Torshamnsgatan 21-23 164 80 Stockholm (SE)
Données relatives à la priorité :
14/838044 27.08.2015 US
Titre (EN) LOW POWER AND AREA BOOTSTRAPPED PASSIVE MIXER WITH SHARED CAPACITANCES
(FR) MÉLANGEUR PASSIF DE FAIBLE PUISSANCE À AUTO-ÉLÉVATION DE ZONE ET À CAPACITÉS PARTAGÉES
Abrégé : front page image
(EN)In a passive mixer (10), switches (M1, M2, M5) and a capacitance are shared between bootstrapped mixing transistors (PNI, NNI, NPI, PPI, PNQ, NNQ, NPQ, PPQ), reducing the number of components required as compared to prior art bootstrap designs. Shared bootstrap circuits (16, 18, 20, 22) operate in an interleaved fashion between I and Q mixer circuits (12, 14), at twice the LO frequency. That is, the shared bootstrap circuits (20, 22) in each Q mixer circuit (12) charge their capacitors in a first half-period of a clock (Clk), and connect the shared capacitor to the gate of an enabled mixing transistor (PNQ, NNQ, NPQ, PPQ) in the second half-period. The shared bootstrap circuits (16, 18,) in the I mixer circuit (14) charge their capacitors in the second half-period, and connect the shared capacitor to the gate of an enabled mixing transistor (PNI, NNI, NPI, PPI,) in the first half- period. One of two mixing transistors (PNI, NNI, NPI, PPI, PNQ, NNQ, NPQ, PPQ) connected to each shared bootstrap circuit (16, 18, 20, 22) is alternately enabled during the clock signal half-periods that the shared bootstrap circuit (16, 18, 20, 22) is not charging its capacitor.
(FR)Cette invention concerne un mélangeur passif (10), comprenant des commutateurs (M1, M2, M5) et une capacité qui sont partagés entre des transistors de mélange auto-élévateurs (PNI, NNI, NPI, PPI, PNQ, NNQ, NPQ, PPQ), de sorte à réduire le nombre de composants requis comparativement aux conceptions d'auto-élévation selon l'état de la technique. Des circuits auto-élévateurs partagés (16, 18, 20, 22) fonctionnent en mode imbriqué entre des circuits mélangeurs I et Q (12, 14), à deux fois la fréquence de l'oscillateur local. Ceci signifie que les circuits auto-élévateurs partagés (20, 22) dans chaque circuit mélangeur Q (12) chargent leurs condensateurs à une première demi-période d'une horloge (Clk), et connectent le condensateur partagé à la grille d'un transistor de mélange activé (PNQ, NNQ, NPQ, PPQ) à la seconde demi-période. Les circuits auto-élévateurs partagés (16, 18,) dans le circuit mélangeur I (14) chargent leurs condensateurs à la seconde demi-période, et connectent le condensateur partagé à la grille d'un transistor de mélange activé (PNI, NNI, NPI, PPI) à la première demi-période. L'un de deux transistors de mélange (PNI, NNI, NPI, PPI, PNQ, NNQ, NPQ, PPQ) connecté à chaque circuit auto-élévateur partagé (16, 18, 20, 22) est alternativement activé au cours des demi-périodes de signal d'horloge pendant lesquelles le circuit auto-élévateur partagé (16, 18, 20, 22) ne charge pas son condensateur.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)