WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2017031924) SUBSTRAT À RÉSEAU DE TRANSISTORS EN COUCHES MINCES, SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2017/031924    N° de la demande internationale :    PCT/CN2016/070257
Date de publication : 02.03.2017 Date de dépôt international : 06.01.2016
CIB :
H01L 27/12 (2006.01), G02F 1/1343 (2006.01), H01L 21/768 (2006.01), H01L 21/77 (2017.01)
Déposants : BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015 (CN).
HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; Xinzhan Industrial Park Hefei City, Anhui 230011 (CN)
Inventeurs : FENG, Wei; (CN)
Mandataire : LIU, SHEN & ASSOCIATES; 10th Floor, Building 1, 10 Caihefang Road, Haidian District Beijing 100080 (CN)
Données relatives à la priorité :
201510518773.3 21.08.2015 CN
Titre (EN) THIN FILM TRANSISTOR ARRAY SUBSTRATE, MANUFACTURING METHOD THEREFOR, AND DISPLAY DEVICE
(FR) SUBSTRAT À RÉSEAU DE TRANSISTORS EN COUCHES MINCES, SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE
(ZH) 薄膜晶体管阵列基板、其制作方法及显示装置
Abrégé : front page image
(EN)A thin film transistor array substrate, a manufacturing method therefor, and a display device. The thin film transistor array substrate comprises a substrate (1), a gate (2) provided on the substrate (1), a gate insulating layer and an active layer (4) which are provided on the gate (2) in sequence, and a pixel electrode, a common electrode and a transparent electrode layer (3) which are provided on the substrate (1), the transparent electrode layer (3) and the pixel electrode/common electrode being at the same layer and being made of a same material. The transparent electrode layer (3) is located below the gate insulating layer. The orthographic projection of the active layer (4) on the substrate (1) is located within the area of the orthographic projection of the transparent electrode layer (3). The thin film transistor array substrate reduces electrode layer residues in the area where thin film transistors are located, thus making the surface of the active layer flat and avoiding the image unevenness caused by the residues. The thin film transistor array substrate is easy to implement and has small impact on the gate resistance, and can improve the product quality.
(FR)L'invention concerne un substrat à réseau de transistors en couches minces, son procédé de fabrication, et un dispositif d'affichage. Le substrat à réseau de transistors en couches minces comprend: un substrat (1); une grille (2) disposée sur le substrat (1); une couche d'isolation de grille et une couche active (4) disposées sur la grille (2) en séquence; et une électrode à pixels, une électrode commune et une couche d'électrodes transparentes (3) constituées d'un même matériau et disposées sur le substrat (1) au niveau de la même couche. La couche d'électrodes transparentes (3) se situe au-dessous de la couche d'isolation de grille. La projection orthographique de la couche active (4) sur le substrat (1) se situe à l'intérieur de la zone de la projection orthographique de la couche d'électrodes transparentes (3). Le substrat à réseau de transistors en couches minces réduit les résidus de la couche d'électrodes dans la zone où se situent les transistors en couches minces, ce qui aplanit la surface de la couche active et évite l'irrégularité des images causée par les résidus. Le substrat à réseau de transistors en couches minces est facile à mettre en oeuvre, présente un faible impact sur la résistance de la grille, et peut améliorer la qualité du produit.
(ZH)一种薄膜晶体管阵列基板、其制作方法及显示装置,包括:衬底基板(1)、设置在衬底基板(1)上的栅极(2)、依次设置在栅极(2)上的栅极绝缘层和有源层(4)、设置在衬底基板(1)上的像素电极、公共电极和透明电极层(3),透明电极层(3)和像素电极/公共电极同层同材质;透明电极层(3)位于栅极绝缘层的下方;有源层(4)在衬底基板(1)上的正投影位于透明电极层(3)的正投影所在区域内。所述薄膜晶体管阵列基板可以减少薄膜晶体管所在区域的电极层残沙,使有源层的表面平整,避免由残沙引起的画面不均的现象,且其实现方法简单,且对栅极电阻的影响较小,可以提升产品品质。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)