Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017003548) CORRECTION D'ERREURS DE MATRICE MÉMOIRE ET DE LIAISON DANS UN SOUS-SYSTÈME DE MÉMOIRE DE FAIBLE PUISSANCE
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2017/003548 N° de la demande internationale : PCT/US2016/029555
Date de publication : 05.01.2017 Date de dépôt international : 27.04.2016
Demande présentée en vertu du Chapitre 2 : 29.04.2017
CIB :
G06F 11/10 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07
Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
08
Détection ou correction d'erreur par introduction de redondance dans la représentation des données, p.ex. en utilisant des codes de contrôle
10
en ajoutant des chiffres binaires ou des symboles particuliers aux données exprimées suivant un code, p.ex. contrôle de parité, exclusion des 9 ou des 11
Déposants :
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventeurs :
SUH, Jungwon; US
WEST, David Ian; US
Mandataire :
LENKIN, Alan M.; US
Données relatives à la priorité :
14/859,06318.09.2015US
62/187,18930.06.2015US
Titre (EN) MEMORY ARRAY AND LINK ERROR CORRECTION IN A LOW POWER MEMORY SUB-SYSTEM
(FR) CORRECTION D'ERREURS DE MATRICE MÉMOIRE ET DE LIAISON DANS UN SOUS-SYSTÈME DE MÉMOIRE DE FAIBLE PUISSANCE
Abrégé :
(EN) A method of memory array and link error correction in a low power memory sub-system includes embedding error correction code (ECC) parity bits within unused data mask bits during a normal write operation and during a read operation. The method also includes embedding the ECC parity bits in a mask write data byte corresponding to an asserted data mask bit during a mask write operation.
(FR) L'invention concerne un procédé de correction d'erreurs de matrice mémoire et de liaison dans un sous-système de mémoire de faible puissance, qui consiste à : intégrer des bits de parité d'ECC (code de correction d'erreur) au sein de bits de masque de données non utilisés pendant une opération d'écriture normale et pendant une opération de lecture. Le procédé consiste également à intégrer les bits de parité d'ECC dans un octet de données d'écriture de masque correspondant à un bit de masque de données affirmé pendant une opération d'écriture de masque.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
AU2016285702CN107820606KR1020180021729EP3317766ID2018/06835BR112017028372