Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017003410) PROCÉDÉ D'INTÉGRATION POUR TRANSISTOR À EFFET DE CHAMP À AILETTE À MULTIPLES HAUTEURS D'AILETTE PRÉCISÉMENT COMMANDÉES
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2017/003410 N° de la demande internationale : PCT/US2015/038193
Date de publication : 05.01.2017 Date de dépôt international : 27.06.2015
CIB :
H01L 21/336 (2006.01) ,H01L 29/78 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
KIM, Seiyon; US
KAVALIEROS, Jack T.; US
MURTHY, Anand S.; US
GLASS, Glenn A.; US
JAMBUNATHAN, Karthik; US
Mandataire :
BRASK, Justin, K.; US
Données relatives à la priorité :
Titre (EN) INTEGRATION METHOD FOR FINFET WITH TIGHTLY CONTROLLED MULTIPLE FIN HEIGHTS
(FR) PROCÉDÉ D'INTÉGRATION POUR TRANSISTOR À EFFET DE CHAMP À AILETTE À MULTIPLES HAUTEURS D'AILETTE PRÉCISÉMENT COMMANDÉES
Abrégé :
(EN) A method including forming a fin of a nonplanar device on a substrate, the fin including a second layer between a first layer and a third layer; replacing the second layer with a dielectric material; and forming a gate stack on a channel region of the fin. An apparatus including a first multigate device on a substrate including a fin including a conducting layer on a dielectric layer, a gate stack disposed on the conducting layer in a channel region of the fin, and a source and a drain formed in the fin, and a second multigate device on the substrate including a fin including a first conducting layer and a second conducting layer separated by a dielectric layer, a gate stack disposed the first conducting layer and the second conducting layer in a channel region of the fin, and a source and a drain formed in the fin.
(FR) L'invention concerne un procédé comprenant la formation d'une ailette d'un dispositif non plan sur un substrat, l'ailette comprenant une deuxième couche entre une première couche et une troisième couche; le remplacement de la deuxième couche par un matériau diélectrique; et la formation d'un empilement de grille sur une zone de canal de l'ailette. L'invention concerne également un appareil comprenant un premier dispositif multigrille sur un substrat comprenant une ailette comprenant une couche conductrice sur une couche diélectrique, un empilement de grille disposé sur la couche conductrice dans une zone de canal de l'ailette, et une source et un drain formés dans l'ailette, et un deuxième dispositif multigrille sur le substrat comprenant une ailette comprenant une première couche conductrice et une deuxième couche conductrice séparées par une couche diélectrique, un empilement de grille disposé sur la première couche conductrice et la deuxième couche conductrice dans une zone de canal de l'ailette, et une source et un drain formés dans l'ailette.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
CN107683523KR1020180021173EP3314637US20180158737