Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017002384) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2017/002384 N° de la demande internationale : PCT/JP2016/053541
Date de publication : 05.01.2017 Date de dépôt international : 05.02.2016
CIB :
H01L 21/336 (2006.01) ,C23C 14/08 (2006.01) ,C23C 14/58 (2006.01) ,H01L 21/363 (2006.01) ,H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
C CHIMIE; MÉTALLURGIE
23
REVÊTEMENT DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT DE MATÉRIAUX AVEC DES MATÉRIAUX MÉTALLIQUES; TRAITEMENT CHIMIQUE DE SURFACE; TRAITEMENT DE DIFFUSION DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT PAR ÉVAPORATION SOUS VIDE, PAR PULVÉRISATION CATHODIQUE, PAR IMPLANTATION D'IONS OU PAR DÉPÔT CHIMIQUE EN PHASE VAPEUR, EN GÉNÉRAL; MOYENS POUR EMPÊCHER LA CORROSION DES MATÉRIAUX MÉTALLIQUES, L'ENTARTRAGE OU LES INCRUSTATIONS, EN GÉNÉRAL
C
REVÊTEMENT DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT DE MATÉRIAUX AVEC DES MATÉRIAUX MÉTALLIQUES; TRAITEMENT DE SURFACE DE MATÉRIAUX MÉTALLIQUES PAR DIFFUSION DANS LA SURFACE, PAR CONVERSION CHIMIQUE OU SUBSTITUTION; REVÊTEMENT PAR ÉVAPORATION SOUS VIDE, PAR PULVÉRISATION CATHODIQUE, PAR IMPLANTATION D'IONS OU PAR DÉPÔT CHIMIQUE EN PHASE VAPEUR, EN GÉNÉRAL
14
Revêtement par évaporation sous vide, pulvérisation cathodique ou implantation d'ions du matériau composant le revêtement
06
caractérisé par le matériau de revêtement
08
Oxydes
C CHIMIE; MÉTALLURGIE
23
REVÊTEMENT DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT DE MATÉRIAUX AVEC DES MATÉRIAUX MÉTALLIQUES; TRAITEMENT CHIMIQUE DE SURFACE; TRAITEMENT DE DIFFUSION DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT PAR ÉVAPORATION SOUS VIDE, PAR PULVÉRISATION CATHODIQUE, PAR IMPLANTATION D'IONS OU PAR DÉPÔT CHIMIQUE EN PHASE VAPEUR, EN GÉNÉRAL; MOYENS POUR EMPÊCHER LA CORROSION DES MATÉRIAUX MÉTALLIQUES, L'ENTARTRAGE OU LES INCRUSTATIONS, EN GÉNÉRAL
C
REVÊTEMENT DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT DE MATÉRIAUX AVEC DES MATÉRIAUX MÉTALLIQUES; TRAITEMENT DE SURFACE DE MATÉRIAUX MÉTALLIQUES PAR DIFFUSION DANS LA SURFACE, PAR CONVERSION CHIMIQUE OU SUBSTITUTION; REVÊTEMENT PAR ÉVAPORATION SOUS VIDE, PAR PULVÉRISATION CATHODIQUE, PAR IMPLANTATION D'IONS OU PAR DÉPÔT CHIMIQUE EN PHASE VAPEUR, EN GÉNÉRAL
14
Revêtement par évaporation sous vide, pulvérisation cathodique ou implantation d'ions du matériau composant le revêtement
58
Post-traitement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
34
les dispositifs ayant des corps semi-conducteurs non couverts par H01L21/06, H01L21/16 et H01L21/18156
36
Dépôt de matériaux semi-conducteurs sur un substrat, p.ex. croissance épitaxiale
363
en utilisant un dépôt physique, p.ex. dépôt sous vide, pulvérisation
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 大阪府大阪市中央区北浜四丁目5番33号 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
Inventeurs :
宮永 美紀 MIYANAGA, Miki; JP
綿谷 研一 WATATANI, Kenichi; JP
粟田 英章 AWATA, Hideaki; JP
Mandataire :
特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.; 大阪府大阪市北区中之島二丁目2番7号 中之島セントラルタワー Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005, JP
Données relatives à la priorité :
2015-13371702.07.2015JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体デバイスおよびその製造方法
Abrégé :
(EN) Provided is a semiconductor device that includes: a gate electrode (2); a channel layer (7) that is disposed in a region directly below or directly above the gate electrode (2); a source electrode (5) and drain electrode (6), which are disposed in contact with the channel layer (7); and a first insulating layer (3) that is disposed between the gate electrode (2) and the channel layer (7). The channel layer (7) includes a first oxide semiconductor, the source electrode (5) and/or drain electrode (6) includes a second oxide semiconductor, and the first oxide semiconductor and the second oxide semiconductor contain indium, tungsten, and zinc. A method for manufacturing the semiconductor device is also provided.
(FR) L'invention concerne un dispositif à semi-conducteurs qui comprend : une électrode de grille (2); une couche de canal (7) qui est disposée dans une région directement au-dessous ou directement au-dessus de l'électrode de grille (2); une électrode de source (5) et une électrode de drain (6) qui sont disposées en contact avec la couche de canal (7); et une première couche isolante (3) qui est disposée entre l'électrode de grille (2) et la couche de canal (7). La couche de canal (7) comprend un premier oxyde semi-conducteur, l'électrode de source (5) et/ou l'électrode de drain (6) comprend un second oxyde semi-conducteur, et le premier et le second oxyde semi-conducteur contiennent de l'indium, du tungstène et du zinc. La présente invention concerne également un procédé de fabrication du dispositif à semi-conducteurs.
(JA) ゲート電極(2)と、ゲート電極(2)の直下領域または直上領域に配置されるチャネル層(7)と、チャネル層(7)に接して配置されるソース電極(5)およびドレイン電極(6)と、ゲート電極(2)とチャネル層(7)との間に配置される第1絶縁層(3)とを含み、チャネル層(7)は第1酸化物半導体を含み、ソース電極(5)およびドレイン電極(6)の少なくとも一方は第2酸化物半導体を含み、第1酸化物半導体および第2酸化物半導体は、インジウム、タングステンおよび亜鉛を含有する半導体デバイス、ならびにその製造方法が提供される。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)
Également publié sous:
EP3159918KR1020170032430CN106796888US20170222058