Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017002268) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2017/002268 N° de la demande internationale : PCT/JP2015/069194
Date de publication : 05.01.2017 Date de dépôt international : 02.07.2015
CIB :
H01L 23/50 (2006.01) ,H01L 21/56 (2006.01) ,H01L 23/28 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
50
pour des dispositifs à circuit intégré
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
Déposants :
ルネサスエレクトロニクス株式会社 RENESAS ELECTRONICS CORPORATION [JP/JP]; 東京都江東区豊洲三丁目2番24号 2-24, Toyosu 3-chome, Koutou-ku, Tokyo 1350061, JP
Inventeurs :
高橋 典之 TAKAHASHI, Noriyuki; JP
Mandataire :
特許業務法人筒井国際特許事務所 TSUTSUI & ASSOCIATES; 東京都新宿区新宿2丁目3番10号 新宿御苑ビル3階 3F, Shinjuku Gyoen Bldg., 3-10, Shinjuku 2-chome, Shinjuku-ku, Tokyo 1600022, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法および半導体装置
Abrégé :
(EN) In the semiconductor device manufacturing method according to an embodiment of the present invention, a suspension lead is connected to a chip mounting section on which a semiconductor chip is mounted. The suspension lead includes: a first tab connection section connected to the chip mounting section and extending in a first direction; a first branch section provided on the chip mounting section at a position higher than the first tab connection section, and branching in a plurality of directions intersecting the first direction; and a plurality of first exposed-surface connection sections each provided at a position higher than the first branch section and each having one end connected to a portion exposed from a sealed body. The suspension lead further includes a first offset section connected to the first tab connection section and the first branch section, and a plurality of second offset sections each having one end connected to the first branch section and the other end connected to each of the plurality of first exposed-surface connection sections.
(FR) Selon un mode de réalisation, la présente invention concerne un procédé de fabrication de dispositif à semi-conducteur dans lequel un conducteur de suspension est connecté à une section de montage de puce sur laquelle une puce de semi-conducteur est montée. Le conducteur de suspension comprend : une première section de connexion de patte connectée à la section de montage de puce et s'étendant dans une première direction ; une première section de ramification disposée sur la section de montage de puce au niveau d'une position plus haute que la première section de connexion de patte, et se ramifiant en une pluralité de directions croisant la première direction ; et une pluralité de premières sections de connexion de surface apparente disposées chacune au niveau d'une position plus haute que la première section de ramification et présentant chacune une extrémité connectée à une partie apparente hors d'un corps hermétiquement fermé. Le conducteur de suspension comprend en outre une première section de décalage connectée à la première section de connexion de patte et à la première section de ramification, et une pluralité de secondes sections de décalage ayant chacune une extrémité connectée à la première section de ramification et une autre extrémité connectée à chacune desdites premières sections de connexion de surface apparente.
(JA) 一実施の形態による半導体装置の製造方法では、半導体チップが搭載されるチップ搭載部に吊りリードが接続されている。また、上記吊りリードは、上記チップ搭載部に接続され、第1方向に沿って延びる第1タブ接続部と、チップ搭載面に対して、上記第1タブ接続部よりも高い位置に設けられ、上記第1方向と交差する複数の方向に分岐する第1分岐部と、上記第1分岐部よりも高い位置に設けられ、一方の端部が封止体から露出する部分に接続される、複数の第1露出面接続部を有する。また、上記吊りリードは、上記第1タブ接続部および上記第1分岐部に接続される第1オフセット部と、一方の端部が上記第1分岐部に接続され、他方の端部が上記複数の第1露出面接続部のそれぞれに接続される複数の第2オフセット部と、を有するものである。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)
Également publié sous:
CN107210284JPWO2017002268US20180040487