Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017001004) AMPLIFICATEUR DE PUISSANCE DOHERTY DE CLASSE B/C
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2017/001004 N° de la demande internationale : PCT/EP2015/064919
Date de publication : 05.01.2017 Date de dépôt international : 01.07.2015
Demande présentée en vertu du Chapitre 2 : 10.02.2017
CIB :
H03F 1/02 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
F
AMPLIFICATEURS
1
Détails des amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge, uniquement des dispositifs à semi-conducteurs ou uniquement des composants non spécifiés
02
Modifications des amplificateurs pour augmenter leur rendement, p.ex. étages classe A à pente glissante, utilisation d'une oscillation auxiliaire
Déposants :
TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) [SE/SE]; S-164 83 Stockholm, SE
Inventeurs :
HALLBERG, William; SE
ÖZEN, Mustafa; SE
FAGER, Christian; SE
Mandataire :
ERICSSON; Torshamnsgatan 21-23 164 80 Stockholm, SE
Données relatives à la priorité :
Titre (EN) CLASS-B/C DOHERTY POWER AMPLIFIER
(FR) AMPLIFICATEUR DE PUISSANCE DOHERTY DE CLASSE B/C
Abrégé :
(EN) It is provided an amplifier arrangement for optimizing efficiency at a peak power level and a back-off power level γ. The amplifier arrangement comprises an input power splitter dividing an input signal into a first signal having a power Pm and a second signal having a power Pa, a main transistor operating in a class-B like mode receiving the first signal, an auxiliary transistor operating in a class-C mode receiving the second signal. The received first and second signals have a phase offset value Θ, wherein -π < Θ < π. The amplifier arrangement further comprises a combining network. Circuit element values of the combining network, the power Pm and the power Pa, the phase offset value Θ, a bias condition of the auxiliary transistor; and a relative size Saux of the auxiliary transistor, are based on a predetermined back-off power level γ, a current scaling factor rc of the auxiliary transistor, a main transistor oversizing factor ro,m, and an auxiliary transistor oversizing factor ro,a, where rc < 1, ro,m ≥ 1 and ro,a ≥ 1. It is also provided a method for determining properties for an amplifier arrangement.
(FR) L'invention porte sur un montage amplificateur destiné à optimiser le rendement à un niveau de puissance de crête et un niveau de puissance de recul γ. Le montage amplificateur comprend un diviseur de puissance d'entrée divisant un signal d'entrée en un premier signal ayant une puissance P m et un second signal ayant une puissance P a , un transistor principal fonctionnant dans un mode du type classe B recevant le premier signal et un transistor auxiliaire fonctionnant dans un mode de classe C recevant le second signal. Les premier et second signaux reçus ont une valeur de déphasage Θ, avec -π < Θ < π. Le montage amplificateur comprend en outre un réseau de combinaison. Des valeurs d'éléments de circuit du réseau de combinaison, la puissance P m et la puissance P a , la valeur de déphasage Θ, un état de polarisation du transistor auxiliaire et une taille relative S aux du transistor auxiliaire sont basés sur un niveau de puissance de recul γ prédéterminé, un facteur d'échelle de courant r c du transistor auxiliaire, un facteur de surdimensionnement r o,m , du transistor principal et un facteur de surdimensionnement r o,a du transistor auxiliaire, avec r c < 1, r o,m ≥ 1 et r o,a ≥ 1. L'invention concerne également un procédé pour déterminer des propriétés pour un montage amplificateur.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)
Également publié sous:
US20170005620KR1020180021890EP3317962CN108093678