Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017000672) PROCÉDÉ ET SYSTÈME DE DÉTECTION DE BOUCLE À VERROUILLAGE DE RETARD
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2017/000672 N° de la demande internationale : PCT/CN2016/081586
Date de publication : 05.01.2017 Date de dépôt international : 10.05.2016
CIB :
H03L 7/08 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
L
COMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7
Commande automatique de fréquence ou de phase; Synchronisation
06
utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08
Détails de la boucle verrouillée en phase
Déposants :
无锡华润上华科技有限公司 CSMC TECHNOLOGIES FAB2 CO., LTD. [CN/CN]; 中国江苏省无锡市 新区新洲路8号 No.8 Xinzhou Road Wuxi New District, Jiangsu 214028, CN
Inventeurs :
王雪艳 WANG, Xueyan; CN
杨莹 YANG, Ying; CN
俞景佳 YU, Jingjia; CN
Mandataire :
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市 天河区花城大道85号3901房 Room 3901, No. 85 Huacheng Avenue Tianhe District Guangzhou, Guangdong 510623, CN
Données relatives à la priorité :
201510383366.602.07.2015CN
Titre (EN) DELAY LOCKED LOOP DETECTION METHOD AND SYSTEM
(FR) PROCÉDÉ ET SYSTÈME DE DÉTECTION DE BOUCLE À VERROUILLAGE DE RETARD
(ZH) 延迟锁定环的检测方法和系统
Abrégé :
(EN) A delay locked loop detection system (10), the system can be used for detecting the working state of a delay locked loop (400) and comprises: a signal generator (300), which is used for generating a reference clock and providing the reference clock to the delay locked loop (400); and a testing instrument (500), which is used for acquiring the clock signals output from the delay locked loop (400) and measuring whether the time delays thereof are consistent with expectations; the detection system (10) further comprises at least one of the following circuits: a pre-receiving circuit (100), which is used for receiving the reference clock from the signal generator (300) and amplifying and shaping the reference clock and then providing the reference clock to the delay locked loop (400); and a multiphase multiplexing circuit (200), which is used for receiving the clock signals output from the delay locked loop (400) and synthesizing and then providing a plurality of clock signals with different delays to the testing instrument (500). Also included is a delay locked loop detection method. The system and method mentioned above enable an accurate measurement for the delays of the delay locked loop.
(FR) L'invention concerne un système de détection de boucle à verrouillage de retard (10), le système pouvant être utilisé pour détecter l'état de fonctionnement d'une boucle à verrouillage de retard (400) et comprenant : un générateur de signal (300), qui est utilisé pour générer une horloge de référence et fournir l'horloge de référence à la boucle à verrouillage de retard (400) ; et un instrument de test (500), qui est utilisé pour acquérir les signaux d'horloge délivrés en sortie par la boucle à verrouillage de retard (400) et mesurer si ses retards sont cohérents avec les attentes ; le système de détection (10) comprenant en outre au moins un des circuits suivants : un circuit de pré-réception (100), qui est utilisé pour recevoir l'horloge de référence en provenance du générateur de signal (300) et amplifier et mettre en forme l'horloge de référence et fournir ensuite l'horloge de référence à la boucle à verrouillage de retard (400) ; et un circuit de multiplexage multiphase (200), qui est utilisé pour recevoir les signaux d'horloge délivrés par la boucle à verrouillage de retard (400) et synthétiser une pluralité de signaux d'horloge avec différents retards et les fournir ensuite à l'instrument de test (500). L'invention concerne également un procédé de détection de boucle à verrouillage de retard. Le système et le procédé susmentionnés permettent une mesure précise des retards de la boucle à verrouillage de retard.
(ZH) 一种延迟锁定环的检测系统(10),可用于检测延迟锁定环(400)的工作状态,包括:信号发生器(300),用于产生参考时钟并提供给所述延迟锁定环(400);测试仪器(500),用于获取从延迟锁定环(400)输出的时钟信号,并测量其延时是否符合预期;所述检测系统(10)还包括以下电路的至少一个:前置接收电路(100),用于接收信号发生器(300)的参考时钟并放大和整形后再提供给所述延迟锁定环(400);多相位复接电路(200),用于接收从延迟锁定环(400)输出的时钟信号,并将多个不同延迟的时钟信号合成后再提供给所述测试仪器(500)。还包括一种延迟锁定环的检测方法。上述系统和方法能够精确测量延迟锁定环的延迟。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Chinois (ZH)
Langue de dépôt : Chinois (ZH)
Également publié sous:
US20180375521