Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2017000425) STRUCTURE DE PIXELS, PANNEAU D'AFFICHAGE ET PROCÉDÉ DE FABRICATION DE STRUCTURE DE PIXELS
Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086  

权利要求书

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20  

附图

0001   0002   0003   0004   0005   0006   0007   0008  

说明书

发明名称 : 像素结构、显示面板和像素结构的制作方法

[0001]
本申请要求于2015年6月29日递交中国专利局的、申请号为201510375221.1的中国专利申请的权益,该申请的全部公开内容以引用方式并入本文。

技术领域

[0002]
本发明的实施例涉及显示技术领域,尤其涉及一种双栅线驱动的像素结构、包括该像素结构的显示面板及该像素结构的制作方法。

背景技术

[0003]
在液晶显示器中,出于降低驱动芯片的数量从而实现成本降低的考虑,已提出一种双栅线驱动的像素结构,其中,与通常的单栅线驱动的像素结构相比,栅线的数量增加一倍,而数据线的数目减少一半。在具有这种双栅线驱动的像素结构的显示器中,存在的一个问题是:由于同一行中相邻的像素由不同行的栅极线驱动,因而相邻列的像素显示不同灰度,造成显示画面亮暗不均,又由于人眼对绿色亚像素闪烁最为敏感,所以感觉低灰阶多线。
[0004]
发明内容
[0005]
本发明旨在解决现有技术中的上述技术问题。
[0006]
根据本发明的一个方面,提供一种像素结构,包括:
[0007]
沿第一方向平行延伸的多条栅极线;
[0008]
沿第二方向平行延伸的多条数据线;;和
[0009]
由栅极线和数据线限定的多个像素单元,
[0010]
其中,
[0011]
在第一方向上相邻的两个像素单元之间设置一条数据线,在第二方向上相邻的两个像素单元之间设置两条栅极线;并且
[0012]
其中,每个像素单元包括在第一方向上并排设置的两个像素区域,每个像素区域包括一个像素电极,每个像素单元包括覆盖两个像素区域的形成为一体的共通电极。
[0013]
根据一个实施例,每个像素单元包括沿第一方向延伸的第一共通电极线和沿第二方向延伸的第二共通电极线,第一共通电极线和第二共通电极线在交叉点处相互电连接;且
[0014]
其中,在第一方向上相邻的像素单元的第一共通电极线相互电连接,且
[0015]
在第二方向上相邻的像素单元的第二共通电极线相互电连接。
[0016]
根据一个实施例,所述的像素结构,包括第一金属层、像素电极层以及位于第一金属层和像素电极层之间的绝缘层,
[0017]
其中,第一共通电极线、第二共通电极线与栅极线位于第一金属层中;
[0018]
所述像素电极位于所述像素电极层中;
[0019]
在第一方向上相邻的像素单元的第一共通电极线在第一金属层中连续延伸以相互电连接;
[0020]
在第二方向上相邻的像素单元的第二共通电极线被栅极线断开,且第二共通电极线经由绝缘层中的过孔通过像素电极层中的连接线相互电连接,所述连接线跨过在第二方向上相邻的像素单元之间的栅极线。
[0021]
根据一个实施例,所述连接线由与像素电极相同的材料形成。
[0022]
根据一个实施例,第一共通电极线、第二共通电极线与栅极线由相同的材料形成。
[0023]
根据一个实施例,所述的像素结构,所述共通电极位于共通电极层中,所述第一共通电极线和第二共通电极线与共通电极电连接。
[0024]
根据一个实施例,第一共通电极线沿第一方向设置在每个像素单元的边缘处;
[0025]
第二共通电极线沿第二方向设置在两个像素区域之间的分界线处。
[0026]
根据一个实施例,每个像素区域包括一个薄膜晶体管,
[0027]
每个薄膜晶体管的栅极与一条栅极线电连接,每个薄膜晶体管的源极与一条数据线电连接,每个薄膜晶体管的漏极与其所在像素区域的像素电极电连接;
[0028]
每个像素单元中的两个像素区域对应的薄膜晶体管的栅极分别与所述像素单元两侧的栅极线电连接。
[0029]
根据一个实施例,每个像素单元中的两个像素区域对应的薄膜晶体管对角地设置在像素单元的两个角部。
[0030]
根据一个实施例,所述的像素结构,还包括形成在第一金属层和像素电极层之间的第二金属层,所述数据线、所述薄膜晶体管的源极和漏极位于第二金属层中。
[0031]
根据一个实施例,在第一金属层、第二金属层和像素电极层之间分别设置有绝缘层。
[0032]
根据一个实施例,各个像素单元的第一共通电极线和第二共通电极线分别相互对齐。
[0033]
根据本发明的另一方面,提供一种显示面板,包括第一方面的各个实施例所述的像素结构。
[0034]
根据本发明的另一方面,提供一种像素结构的制作方法,包括:
[0035]
提供一基板;
[0036]
在基板上方形成共通电极层,图案化共通电极层,以形成共通电极;
[0037]
在共通电极层上方形成所述第一金属层,图案化第一金属层,以形成沿第一方向平行延伸的多条栅极线、沿第一方向延伸的多条第一共通电极线和沿第二方向延伸的 多条第二共通电极线,其中,第二方向与第一方向交叉,第一共通电极线和第二共通电极线在交叉点处相互电连接;
[0038]
在第一金属层上方形成第一绝缘层;
[0039]
在第一绝缘层上方形成第二金属层,图案化第二金属层,以形成沿第二方向平行延伸的多条数据线;
[0040]
在第二金属层上方形成第二绝缘层;和
[0041]
在第二绝缘层上方形成透明的像素电极层,图案化像素电极层,以形成像素电极;
[0042]
其中,所述栅极线和所述数据线限定多个像素单元,
[0043]
在第一方向上相邻的两个像素单元之间设置一条数据线,在第二方向上相邻的两个像素单元之间设置两条栅极线;并且
[0044]
其中,每个像素单元包括在第一方向上并排设置的两个像素区域,每个像素区域包括一个像素电极,每个像素单元包括覆盖两个像素区域的形成为一体的一个共通电极。
[0045]
根据一个实施例,每个像素单元包括相应的第一共通电极线和第二共通电极线;且
[0046]
其中,在第一方向上相邻的像素单元的第一共通电极线相互电连接,且
[0047]
在第二方向上相邻的像素单元的第二共通电极线相互电连接。
[0048]
根据一个实施例,在图案化第二金属层以形成数据线的同时,还形成薄膜晶体管的源极和漏极。
[0049]
根据一个实施例,所述方法还包括:图案化第二绝缘层,以形成穿过第一绝缘层和第二绝缘层的第一过孔和穿过第二绝缘层的用于连接薄膜晶体管的漏极与像素电极的第二过孔。
[0050]
根据一个实施例,在图案化像素电极层以形成像素电极的同时,还形成连接线,所述连接线跨过在第二方向上相邻的像素单元之间的栅极线。
[0051]
根据一个实施例,在第一方向上相邻的像素单元的第一共通电极线在第一金属层中连续延伸以相互电连接;
[0052]
在第二方向上相邻的像素单元的第二共通电极线被栅极线断开,且第二共通电极线通过第一绝缘层和第二绝缘层中的所述第一过孔并经由像素电极层中的所述连接线相互电连接。
[0053]
根据一个实施例,在形成第一共通电极线和第二共通电极线时,使得第一共通电极线和第二共通电极线与共通电极导电接触。
[0054]
根据本发明的实施例,通过将每个像素单元中的相邻像素的共通电极连接起来,从而平衡相邻像素间的共通电压,改善产品的品质,特别是相邻像素由不同行的栅极线驱动引起的相邻列的像素低灰阶亮暗不均及闪烁现象。
[0055]
进一步地,通过设计在横向和纵向上相互电连接的共通电极线,在横竖向上构成显示区域内部的共通电极网,能够有效降低显示区域内的共通电极电阻,平衡整个显示屏面内的共通电压,从而进一步改善产品的品质,特别是泛绿(Greenish)、残像等现象。
[0056]
为了使本发明的目的、特征及优点能更加明显易懂,下面结合附图和具体实施例对本发明作进一步说明。

附图说明

[0057]
图1是根据本发明的一个实施例的像素结构的示意图;
[0058]
图2是图1中的一个像素单元的放大图;
[0059]
图3是显示图2中的像素单元的共通电极线和共通电极的位置关系的示意图;以及
[0060]
图4-8是显示根据本发明的一个实施例的制作图1的像素结构的过程的示意图。

具体实施方式

[0061]
在下面的详细描述中,为便于解释,阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地,一个或多个实施例在没有这些具体细节的情况下也可以被实施。在其他情况下,公知的结构和装置以图示的方式体现以简化附图。另外,说明书中所采用的表述“……设置在……上”可以是一部件设置在另一部件的直接上方,也可能是一部件设置在另一部件的上方,并且在两个部件之间存在中间层。
[0062]
图1是根据本发明的一个实施例的像素结构的示意图。如图1所示的像素结构包括沿图中的横向方向(第一方向)平行延伸的多条栅极线1,沿图中的纵向方向(第二方向)平行延伸的多条数据线2。所述多条栅级线1和所述多条数据线2限定多个像素单元3。在横向上相邻的每两个像素单元3之间设置一条数据线2,在纵向上相邻的每两个像素单元之间设置两条栅极线1。注意,图1中仅示出了部分像素单元3,但本领域技术人员应当理解,图1中所示的像素结构可以在横向和纵向上延伸。
[0063]
图2是图1中的一个像素单元3的放大图;图3是显示图2中的像素单元3的共通电极线和共通电极的位置关系的示意图。如图2所示,每个像素单元3包括在横向上并排设置的两个像素区域31和32,每个像素区域包括一个像素电极30。像素电极30可以为红色像素、绿色像素和蓝色像素中的任一个。例如,像素区域31可以包括红色像素电极。像素区域32可以包括绿色像素电极。
[0064]
如图3所示,每个像素单元3还包括覆盖两个像素区域31和32的形成为一体的一个共通电极40,即两个像素区域31和32的共通电极相互连接,形成为一个整体的共通电极。
[0065]
另外,如图3所示,每个像素单元3包括沿横向延伸的第一共通电极线33和沿纵向延伸的第二共通电极线34,第一共通电极线33和第二共通电极线34在交叉点处相互电连接。
[0066]
如图1所示,在横向上相邻的像素单元3的第一共通电极线33相互电连接,且在纵向上相邻的像素单元3的第二共通电极线34也相互电连接。根据图1所示的实施例,各个像素单元3的第一共通电极线33和第二共通电极线34分别相互对齐,从而形成网格状的共通电极线网络。
[0067]
图4-8是显示根据本发明的一个实施例的制作图1的像素结构的过程的示意图。
[0068]
根据一个实施例,如图1所示的像素结构包括第一金属层、像素电极层以及位于第一金属层和像素电极层之间的绝缘层。第一共通电极线33、第二共通电极线34与栅极线1位于第一金属层中。像素电极30位于所述像素电极层中。相应地,在横向上相邻的像素单元3的第一共通电极线33在第一金属层中连续延伸以相互电连接,而在纵向上相邻的像素单元3的第二共通电极线34被栅极线1断开(参见图5)。在纵向上相邻的像素单元3的第二共通电极线34可经由绝缘层中的过孔35(参见图7)和像素电极层中的连接线36相互电连接,所述连接线36跨过在纵向上相邻的像素单元3之间的栅极线1(参见图8)。
[0069]
由于第一共通电极线33、第二共通电极线34与栅极线1形成在同一金属层中,因此,第一共通电极线33、第二共通电极线33与栅极线1可由相同的导电金属材料例如铜、铬等通过一次构图工艺形成。类似地,由于连接线36形成在像素电极层中,因此,根据一个实施例,连接线36可由与像素电极30相同的材料例如ITO与像素电极30一起通过一次构图工艺形成。
[0070]
根据本发明的一个实施例,图1所示的像素结构还包括共通电极层,所述共通电极层位于第一金属层的与像素电极层相反的一侧。参见图3和4,共通电极40位于共通电极层中,所述第一共通电极线33和第二共通电极线34直接形成在共通电极40上,与共通电极40通过导电接触而形成电连接。
[0071]
参见图1-3,特别是图3,根据一个实施例,第一共通电极线33沿横向设置在每个像素单元3的边缘处。虽然图中所示为第一共通电极线33设置在像素单元3的顶部边缘,但也可以设置在像素单元3的底部边缘。第二共通电极34线沿纵向设置在两个像素区域31和32之间的分界线处。
[0072]
如图1、2和6所示,每个像素区域31和32各自包括一个薄膜晶体管5,每个薄膜晶体管5的栅极与一条栅极线1电连接,每个薄膜晶体管5的源极与一条数据线2电连接,每个薄膜晶体管5的漏极与其所在像素区域31或32的像素电极30电连接。 每个像素单元3中的两个像素区域31和32中的薄膜晶体管5的栅极分别与所述像素单元3两侧的栅极线1电连接。例如,像素区域31中的薄膜晶体管5的栅极与像素单元3上侧的栅极线1电连接,而像素区域32中的薄膜晶体管5的栅极与所述像素单元3下侧的栅极线1电连接。
[0073]
如图2所示,为便于连接栅级线1和数据线2,根据一个实施例,每个像素单元3中的两个像素区域31和32中的薄膜晶体管5对角地设置在像素单元3的两个角部。例如,像素区域31中的薄膜晶体管5设置在像素单元3的左上角,像素区域32的薄膜晶体管5设置在像素单元3的右下角。
[0074]
根据一个实施例,图1所示的像素结构还包括形成在第一金属层和像素电极层之间的第二金属层,所述数据线2、所述薄膜晶体管5的源极和漏极位于第二金属层中(参见图6)。
[0075]
在第一金属层和第二金属层之间可以设置例如氮化硅等绝缘材料制成的栅级绝缘层,在第二金属层和像素电极层之间可以设置例如氮化硅等绝缘材料制成的钝化层。
[0076]
本发明另一方面的实施例提供一种显示面板,包括根据前述实施例的像素结构。所述显示面板还包括彩膜基板等已知结构,在这里省略其说明。根据本发明的显示面板,可以用于各种显示设备中,例如电视机、电脑、手机、数码相机等。
[0077]
以下参照图4-8具体说明制作图1所示的像素结构的过程。图4-8只是示出了制作图1所示的像素结构的过程的一些步骤,并未示出全部步骤。
[0078]
首先,制备一块玻璃基板。在该玻璃基板上例如通过溅射方法沉积一层透明的共通电极层。共通电极层的材料例如可以为ITO、IZO等本领域常用的材料。然后,例如利用掩模板,通过曝光、显影、刻蚀等光刻工艺图案化所述共通电极层,形成如图4所述的共通电极图案。图4中示出了部分共通电极40,但是,本领域技术人员可以理解,图4所示的共通电极图案可以在横向和纵向上延伸。
[0079]
接着,在已经形成共通电极图案的共通电极层上通过蒸镀或磁控溅射等工艺制作一层导电的第一金属层,材料例如为Mo、Cu、Cr、Al、Ag等。例如利用掩模板,通过曝光、显影、刻蚀等光刻工艺图案化所述导电金属层,形成栅极线1、与栅极线1连接的薄膜晶体管的栅极、第一共通电极线33和第二共通电极线34,如图5所示。其中,在纵向上相邻的像素单元3之间形成两条栅极线1。第一共通电极33沿着各像素单元3的顶部边缘连续地形成,第二共通电极线34沿着每个像素单元中的两个像素区域31和32之间的分界线延伸。具体地,第二共通电极线34沿像素单元3的纵向对称线延伸,降低第二方向上的共通电阻(参见图3)。
[0080]
接着,在图案化的第一金属层上通过化学气相沉积(CVD)制作一层栅极绝缘层,材料例如为氮化硅、氧化硅等。
[0081]
接着,在栅极绝缘层上通过化学气相沉积制作沟道层,并在沟道层上方通过磁控溅射等方法制作第二金属层。沟道层的材料例如为多晶硅、低温多晶硅等,第二金属 层的材料例如为Mo、Al、Cu、Ag等。然后利用半透膜掩模板,通过光刻工艺图案化所述沟道层及第二金属层,形成数据线2和薄膜晶体管的源漏极等,在横向上相邻的像素单元3之间形成一条数据线2,如图6所示。
[0082]
接着,在图案化的第二金属层上通过化学气相沉积制作绝缘的钝化层,材料例如为氧化硅、氮化硅等。然后利用掩模板,通过光刻工艺图案化所述钝化层,以形成穿过钝化层的用于连接薄膜晶体管的漏极和像素电极的过孔37以及穿过钝化层和栅极绝缘层的用于连接第二共通电极线34的过孔35,如图7所示。
[0083]
接着,在钝化层上通过蒸镀或磁控溅射等工艺制作一层透明的像素电极层,材料例如为氧化铟、氧化铟锡或其他透明氧化物等。然后利用掩模板,通过光刻工艺图案化所述像素电极层,形成像素电极30和连接第二共通电极线34的连接线36的图案,如图8所示。至此,基本上形成了图8所示的像素结构。
[0084]
根据本发明上述实施例的像素结构和显示面板的优点在于:针对数据信号线减半,栅极驱动信号线加倍时的双栅线驱动的像素结构,将相邻像素间的共通电极连接为一体结构,从而,通过相邻像素间共通电极相连,能平衡相邻像素间的共通电压,改善因相邻像素共通电压差异引起的低灰阶亮暗不均及闪烁现象,从而改善产品的品质。
[0085]
另一方面,通过栅极金属层制成的共通电极线,在横竖向上构成显示区域内部的共通电极网,能够降低面内的整体电阻,改善显示面板整体的共通电极电阻分布,从而改善产品的品质,特别是泛绿(Greenish)、残像等现象。
[0086]
上述实施例仅示例性的说明了本发明的原理及构造,而非用于限制本发明,本领域的技术人员应明白,在不偏离本发明的总体构思的情况下,对本发明所作的任何改变和改进都在本发明的范围内。本发明的保护范围,应如本申请的权利要求书所界定的范围为准。应注意,措词“包括”不排除其它元件或步骤,措词“一”或“一个”不排除多个。另外,权利要求的任何元件标号不应理解为限制本发明的范围。

权利要求书

[权利要求 1]
一种像素结构,包括: 沿第一方向平行延伸的多条栅极线; 沿第二方向平行延伸的多条数据线;和 由栅极线和数据线限定的多个像素单元, 其中, 在第一方向上相邻的两个像素单元之间设置一条数据线,在第二方向上相邻的两个像素单元之间设置两条栅极线;并且 其中,每个像素单元包括在第一方向上并排设置的两个像素区域,每个像素区域包括一个像素电极,每个像素单元包括覆盖两个像素区域的形成为一体的共通电极。
[权利要求 2]
根据权利要求1所述的像素结构,其中, 每个像素单元包括沿第一方向延伸的第一共通电极线和沿第二方向延伸的第二共通电极线,第一共通电极线和第二共通电极线在交叉点处相互电连接;且 其中,在第一方向上相邻的像素单元的第一共通电极线相互电连接,且 在第二方向上相邻的像素单元的第二共通电极线相互电连接。
[权利要求 3]
根据权利要求2所述的像素结构,包括第一金属层、像素电极层以及位于第一金属层和像素电极层之间的绝缘层, 其中,第一共通电极线、第二共通电极线与栅极线位于第一金属层中; 所述像素电极位于所述像素电极层中; 在第一方向上相邻的像素单元的第一共通电极线在第一金属层中连续延伸以相互电连接; 在第二方向上相邻的像素单元的第二共通电极线被栅极线断开,且在第二方向上相邻的像素单元的第二共通电极线经由绝缘层中的过孔通过像素电极层中的连接线相互电连接,所述连接线跨过在第二方向上相邻的像素单元之间的栅极线。
[权利要求 4]
根据权利要求3所述的像素结构,其中,所述连接线由与像素电极相同的材料形成。
[权利要求 5]
根据权利要求3所述的像素结构,其中,第一共通电极线、第二共通电极线与栅极线由相同的材料形成。
[权利要求 6]
根据权利要求3所述的像素结构,其中,所述共通电极位于共通电极层中,所述第一共通电极线和第二共通电极线与共通电极电连接。
[权利要求 7]
根据权利要求2-6任一项所述的像素结构,其中, 第一共通电极线沿第一方向设置在每个像素单元的边缘处; 第二共通电极线沿第二方向设置在两个像素区域之间的分界线处。
[权利要求 8]
根据权利要求6所述的像素结构,其中, 每个像素区域包括一个薄膜晶体管, 每个薄膜晶体管的栅极与一条栅极线电连接,每个薄膜晶体管的源极与一条数据线电连接,每个薄膜晶体管的漏极与其所在像素区域的像素电极通过过孔实现电连接; 每个像素单元中的两个像素区域对应的薄膜晶体管的栅极分别与所述像素单元两侧的栅极线电连接。
[权利要求 9]
根据权利要求8所述的像素结构,其中, 每个像素单元中的两个像素区域对应的薄膜晶体管对角地设置在像素单元的两个角部。
[权利要求 10]
根据权利要求8所述的像素结构,还包括形成在第一金属层和像素电极层之间的第二金属层,所述数据线、所述薄膜晶体管的源极和漏极位于第二金属层中。
[权利要求 11]
根据权利要求10所述的像素结构,在第一金属层、第二金属层和像素电极层之间分别设置有绝缘层。
[权利要求 12]
根据权利要求2所述的像素结构,其中, 各个像素单元的第一共通电极线和第二共通电极线分别相互对齐。
[权利要求 13]
一种显示面板,包括如权利要求1-12中任一项所述的像素结构。
[权利要求 14]
一种像素结构的制作方法,包括: 提供一基板; 在基板上方形成共通电极层,图案化共通电极层,以形成共通电极; 在共通电极层上方形成所述第一金属层,图案化第一金属层,以形成沿第一方向平行延伸的多条栅极线、沿第一方向延伸的多条第一共通电极线和沿第二方向延伸的多条第二共通电极线,其中,第一共通电极线和第二共通电极线在交叉点处相互电连接; 在第一金属层上方形成第一绝缘层; 在第一绝缘层上方形成第二金属层,图案化第二金属层,以形成沿第二方向平行延伸的多条数据线; 在第二金属层上方形成第二绝缘层;和 在第二绝缘层上方形成透明的像素电极层,图案化像素电极层,以形成像素电极; 其中, 所述栅极线和所述数据线限定多个像素单元, 在第一方向上相邻的两个像素单元之间设置一条数据线,在第二方向上相邻的两个像素单元之间设置两条栅极线;并且 其中,每个像素单元包括在第一方向上并排设置的两个像素区域,每个像素区域包括一个像素电极,每个像素单元包括覆盖两个像素区域的形成为一体的共通电极。
[权利要求 15]
根据权利要求14所述的方法,其中, 每个像素单元包括相应的第一共通电极线和第二共通电极线;且 其中,在第一方向上相邻的像素单元的第一共通电极线相互电连接,且 在第二方向上相邻的像素单元的第二共通电极线相互电连接。
[权利要求 16]
根据权利要求15所述的方法,其中,在图案化第二金属层以形成数据线的同时,还形成薄膜晶体管的源极和漏极。
[权利要求 17]
根据权利要求16所述的方法,还包括:图案化第二绝缘层,以形成穿过第一绝缘层和第二绝缘层的第一过孔和穿过第二绝缘层的用于连接薄膜晶体管的漏极与像素电极的第二过孔。
[权利要求 18]
根据权利要求17所述的方法,其中,在图案化像素电极层以形成像素电极的同时,还形成连接线,所述连接线跨过在第二方向上相邻的像素单元之间的栅极线。
[权利要求 19]
根据权利要求18所述的方法,其中, 在第一方向上相邻的像素单元的第一共通电极线在第一金属层中连续延伸以相互电连接; 在第二方向上相邻的像素单元的第二共通电极线被栅极线断开,且第二共通电极线通过第一绝缘层和第二绝缘层中的所述第一过孔并经由像素电极层中的所述连接线相互电连接。
[权利要求 20]
根据权利要求19所述的方法,其中,在形成第一共通电极线和第二共通电极线时,使得第一共通电极线和第二共通电极线与共通电极导电接触。

附图

[ 图 0001]  
[ 图 0002]  
[ 图 0003]  
[ 图 0004]  
[ 图 0005]  
[ 图 0006]  
[ 图 0007]  
[ 图 0008]