WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016209406) ARCHITECTURE D'ORDINATEUR UTILISANT DES CIRCUITS RECONFIGURABLES RAPIDEMENT ET INTERFACES MÉMOIRE À BANDE PASSANTE ÉLEVÉE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/209406    N° de la demande internationale :    PCT/US2016/032504
Date de publication : 29.12.2016 Date de dépôt international : 13.05.2016
CIB :
G06F 15/78 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place P.O. Box 3453 Sunnyvale, California 94088 (US)
Inventeurs : ROBERTS, David A.; (US)
Mandataire : LIANG, Kerry; (US)
Données relatives à la priorité :
14/751,947 26.06.2015 US
Titre (EN) COMPUTER ARCHITECTURE USING RAPIDLY RECONFIGURABLE CIRCUITS AND HIGH-BANDWIDTH MEMORY INTERFACES
(FR) ARCHITECTURE D'ORDINATEUR UTILISANT DES CIRCUITS RECONFIGURABLES RAPIDEMENT ET INTERFACES MÉMOIRE À BANDE PASSANTE ÉLEVÉE
Abrégé : front page image
(EN)A programmable device comprises one or more programming regions, each comprising a plurality of configurable logic blocks, where each of the plurality of configurable logic blocks is selectively connectable to any other configurable logic block via a programmable interconnect fabric. The programmable device further comprises configuration logic configured to, in response to an instruction in an instruction stream, reconfigure hardware in one or more of the configurable logic blocks in a programming region independently from any of the other programming regions.
(FR)Selon l'invention, un dispositif programmable comprend une ou plusieurs régions de programmation, chacune comprenant une pluralité de blocs logiques configurables, où chaque bloc de la pluralité de blocs logiques configurables peut être connecté de manière sélective à n'importe quel autre bloc logique configurable par l'intermédiaire d'une matrice d'interconnexion programmable. Le dispositif programmable comprend aussi une logique de configuration configurée pour, en réponse à une instruction dans un flux d'instructions, reconfigurer le matériel dans un ou plusieurs des blocs logiques configurables dans une région de programmation indépendamment de toute autre région de programmation.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)