WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016208081) DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/208081    N° de la demande internationale :    PCT/JP2015/068574
Date de publication : 29.12.2016 Date de dépôt international : 26.06.2015
CIB :
H01L 25/04 (2014.01), H01L 25/18 (2006.01)
Déposants : RENESAS ELECTRONICS CORPORATION [JP/JP]; 2-24, Toyosu 3-chome, Koutou-ku, Tokyo 1350061 (JP)
Inventeurs : BETSUI, Takafumi; (JP).
SUWA, Motoo; (JP)
Mandataire : TSUTSUI & ASSOCIATES; 3F, Shinjuku Gyoen Bldg., 3-10, Shinjuku 2-chome, Shinjuku-ku, Tokyo 1600022 (JP)
Données relatives à la priorité :
Titre (EN) ELECTRONIC DEVICE
(FR) DISPOSITIF ÉLECTRONIQUE
(JA) 電子装置
Abrégé : front page image
(EN)Provided is an electronic device having a first wiring substrate and a semiconductor device mounted on the first wiring substrate. The semiconductor device is equipped with a second wiring substrate having a plurality of terminals, a plurality of first semiconductor chips mounted on the second wiring substrate, and a second semiconductor chip mounted on the second wiring substrate. The first wiring substrate has a first power supply line and a second power supply line which supply a plurality of different types of power supply potential to the second semiconductor chip. The second power supply line is arranged so as to cross the first substrate side of the second wiring substrate and the first chip side of the second semiconductor chip in plan view. The first power supply line is arranged so as to extend through a space between the second power supply line and some of the plurality of first semiconductor chips, towards a region overlapping the second semiconductor chip, in plan view. The area of the region of the first power supply line that overlaps the second power supply line in the thickness direction is smaller than the area of the region of the first power supply line that does not overlap the second power supply line.
(FR)L'invention concerne un dispositif électronique ayant un premier substrat de câblage et un dispositif à semi-conducteur monté sur le premier substrat de câblage. Le dispositif à semi-conducteur est équipé d'un second substrat de câblage ayant une pluralité de bornes, une pluralité de premières puces à semi-conducteur montées sur le second substrat de câblage, et une seconde puce à semi-conducteur montée sur le second substrat de câblage. Le premier substrat de câblage possède une première ligne d'alimentation électrique et une seconde ligne d'alimentation électrique qui alimentent une pluralité de différents types de potentiel d'alimentation électrique à la seconde puce à semi-conducteur. La seconde ligne d'alimentation électrique est agencée de façon à traverser le côté premier substrat du second substrat de câblage et le côté première puce de la seconde puce à semi-conducteur dans une vue en plan. La première ligne d'alimentation électrique est agencée de manière à s'étendre à travers un espace entre la seconde ligne d'alimentation électrique et une partie de la pluralité de premières puces à semi-conducteur, vers une région chevauchant la seconde puce à semi-conducteur, dans une vue en plan. La superficie de la région de la première ligne d'alimentation électrique qui chevauche la seconde ligne d'alimentation électrique dans le sens de l'épaisseur est inférieure à la superficie de la région de la première ligne d'alimentation électrique qui ne chevauche pas la seconde ligne d'alimentation électrique.
(JA)電子装置は、第1配線基板および第1配線基板上に搭載される半導体装置を有する。半導体装置は、複数の端子を有する第2配線基板、第2配線基板上に搭載された複数の第1半導体チップ、および第2配線基板上に搭載される第2半導体チップを備える。また、第1配線基板は、第2半導体チップに種類の異なる複数の電源電位を供給する第1電源線および第2電源線を有する。また、平面視において、第2電源線は、第2配線基板の第1基板辺および第2半導体チップの第1チップ辺を跨ぐように配置される。また、平面視において、第1電源線は、第2電源線と複数の第1半導体チップのうちの一部との間を通って第2半導体チップと重なる領域に向かって延びるように配置される。また、第1電源線のうち、第2電源線と厚さ方向に重なる領域の面積は、第1電源線のうち、第2電源線と重ならない領域の面積よりも小さい。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)