WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016202623) CONTRÔLE PRÉDICTIF DE MODÈLE FPGA
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2016/202623 N° de la demande internationale : PCT/EP2016/062807
Date de publication : 22.12.2016 Date de dépôt international : 06.06.2016
CIB :
G05B 13/04 (2006.01) ,H02M 7/483 (2007.01) ,H02M 7/487 (2007.01)
Déposants : ABB SCHWEIZ AG[CH/CH]; Brown Boveri Strasse 6 CH-5400 Baden, CH
Inventeurs : GEYER, Tobias; CH
ROHR, Eduardo; CH
VALLONE, Joel; CH
Mandataire : ABB PATENT ATTORNEYS; ABB Schweiz AG Intellectual Property (CH-IP) Brown Boveri Strasse 6 5400 Baden, CH
Données relatives à la priorité :
15172241.016.06.2015EP
Titre (EN) FPGA-BASED MODEL PREDICTIVE CONTROL
(FR) CONTRÔLE PRÉDICTIF DE MODÈLE FPGA
Abrégé : front page image
(EN) An FPGA (22) for controlling an electrical converter (12) comprises an enumeration block (32) adapted for generating possible next switch positions (snew(k)) for semiconductor switches of the electrical converter (12) based on an actual applied switch position (s(k-1)); a plurality of explorer blocks (28), each explorer block (28) adapted for calculating a cost value (J) for a possible next switch position of the semiconductor switches by: receiving a possible next switch position (snew(k)); calculating system variables at future time instants from system variables at a current time instant of the electrical converter (12) and the load (24) based on the possible next switch position, wherein the system variables at future time instants are calculated from the system variables at the current time instant with differential equations modelling the electrical converter (12) and the load (24); determining a cost value (J) from the system variables at future time instants by evaluating a cost function with the system variables at future time instants; an arbiter block (34) for selecting the next switch position (s(k)) to be applied to the electrical converter (12) from the possible next switch positions by: receiving possible next switch positions (snew(k)) from the enumeration block (32); selecting a non-operating explorer block (28) and sending a received possible next switch position to the non-operating explorer block; receiving a cost value (J) for the respective possible next switch position from a finished explorer block; when all possible next switch positions received from the enumeration block (32) have been processed, selecting the next switch position (s(k)) as the possible next switch position (snew(k)) with the lowest cost value (J). Each explorer block (28) is further adapted for determining a prediction horizon (N) for the possible next switch position (snew(k)) at which at least one of the calculated system variables at future time instants has a deviation from a reference for the system variable, which is bigger than a predefined deviation for the system variable. A prediction horizon (N) for a system variable at future time instants is determined via a linear extrapolation, in which the system variable at the future time instants is calculated from the system variable at the current time instant, and the prediction horizon (N) is determined based on an intersection point of the linearly extrapolated system variable between the current time instant and the future time instant with a maximal possible deviation from a reference of the system variable. Moreover, the intersection point is determined iteratively by a binary search.
(FR) L'invention concerne un FPGA (22) qui est destiné à contrôler un convertisseur électrique (12), et qui comprend un bloc d'énumération (32) conçu pour générer des positions de commutateurs suivantes possibles (s new (k)) pour des commutateurs à semi-conducteurs du convertisseur électrique (12) sur la base d'une position de commutateur réelle appliquée (s(k-1)) ; une pluralité de blocs d'exploration (28), chaque bloc d'exploration (28) étant conçu pour calculer une valeur de coût (J) pour une position de commutateur suivante possible des commutateurs à semi-conducteurs : recevant une position de commutateur suivante possible (s new (k)) ; en calculant des variables de système à des moments futurs à partir de variables de système à un moment présent du convertisseur électrique (12) et de la charge (24) sur la base de la position de commutateur suivante possible, les variables de système aux moments futurs étant calculées à partir des variables de système aux moments présents, avec des équations différentielles qui modélisent le convertisseur électrique (12) et la charge (24) ; en déterminant une valeur de coût (J) à partir des variables de système à des moments futurs en évaluant une fonction de coût avec les variables de système à des moments futurs ; un bloc d'arbitrage (34) destiné à sélectionner la position de commutateur suivante (s(k)) à appliquer au convertisseur électrique (12) à partir des positions de commutateurs suivantes possibles : en recevant les positions de commutateurs suivantes possibles (s new (k)) en provenance du bloc d'énumération (32) ; en sélectionnant un bloc d'exploration non-opérationnel (28) et en envoyant une position de commutateur suivante possible reçue au bloc d'exploration non opérationnel ; en recevant une valeur de coût (J) pour la position de commutateur suivante possible respective en provenance d'un bloc d'exploration fini ; une fois que toutes les positions de commutateurs suivantes possibles reçues en provenance du bloc d'énumération (32) ont été traitées, en sélectionnant la position de commutateur suivante (s(k)) comme étant la position de commutateur suivante possible (s new (k)) ayant la valeur de coût la plus faible (J). Chaque bloc d'exploration (28) est en outre conçu pour déterminer un horizon de prédiction (N) pour la position de commutateur suivante possible (snew(k)) dans laquelle au moins l'une des variables de système calculées à des moments futurs présente un écart, par rapport à une référence pour la variable de système, qui est supérieur à un écart prédéfini pour la variable de système. Un horizon de prédiction (N) pour une variable de système à des moments futurs est déterminé par une extrapolation linéaire, dans laquelle la variable de système aux moments futurs est calculée à partir de la variable de système au moment présent, et l'horizon de prédiction (N) est déterminé sur la base d'un point d'intersection de la variable de système extrapolée linéairement entre le moment présent et le moment futur avec un écart possible maximal par rapport à une référence de la variable de système. En outre, le point d'intersection est déterminé de manière itérative par une recherche binaire.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)