WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016202152) SUPPORT D'ENCAPSULATION DE PUCE, PUCE ET CARTE DE CIRCUIT IMPRIMÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/202152    N° de la demande internationale :    PCT/CN2016/083307
Date de publication : 22.12.2016 Date de dépôt international : 25.05.2016
CIB :
H01L 23/488 (2006.01), H05K 1/18 (2006.01)
Déposants : HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129 (CN)
Inventeurs : SHEN, Xiaolan; (CN)
Données relatives à la priorité :
201510334409.1 16.06.2015 CN
Titre (EN) CHIP PACKAGING CARRIER, CHIP AND CIRCUIT BOARD
(FR) SUPPORT D'ENCAPSULATION DE PUCE, PUCE ET CARTE DE CIRCUIT IMPRIMÉ
(ZH) 芯片封装载板、芯片和电路板
Abrégé : front page image
(EN)A chip packaging carrier (20), a chip and a PCB board, which relate to the field of microelectronics. A capacitor is mounted on the surface of the carrier for filtering, so that the electromagnetic radiation interference of the carrier is reduced, the integrity of a system signal is improved, the problem that a filtering effect is not good, caused due to the fact that the filtering capacitor is isolated due to a path ESL effect, is solved, thereby effectively utilizing a 3D space in a package and simplifying a circuit design on a product single board. The chip packaging carrier comprises: a top layer (201) for arranging a power supply network and communicating with a power supply pin of a capacitor or for arranging a ground wire and communicating with a ground pin of the capacitor, wherein the capacitor is arranged on the top layer; a second wiring layer (202) arranged below the top layer, wherein when the top layer is used for arranging the power supply network, the second wiring layer is used for arranging the ground wire and communicating with the ground pin of the capacitor, and when the top layer is used for arranging the ground wire, the second wiring layer is used for arranging the power supply network and communicating with the power supply pin of the capacitor; and a third wiring layer (203) arranged below the second wiring layer for arranging an IO lead wire.
(FR)L'invention concerne un support d'encapsulation de puce (20), une puce et une carte de circuit imprimé (PCB), qui appartiennent au domaine de la microélectronique. Un condensateur est monté sur la surface du support pour assurer un filtrage, de manière à réduire la perturbation par rayonnement électromagnétique du support, à améliorer l'intégrité d'un signal de système, et à résoudre le problème de mauvais effet de filtrage dû au fait que le condensateur de filtrage est isolé en raison d'un effet d'inductance série équivalente (ESL) de chemin, ce qui permet d'utiliser efficacement un espace 3D dans un boîtier et de simplifier la conception de circuit sur une carte unique de produit. Le support d'encapsulation de puce comprend : une couche supérieure (201) pour agencer un réseau d'alimentation électrique et communiquer avec une broche d'alimentation électrique d'un condensateur, ou pour agencer un fil de masse et communiquer avec une broche de masse du condensateur, le condensateur étant agencé sur la couche supérieure ; une deuxième couche de câblage (202) agencée au-dessous de la couche supérieure, la deuxième couche de câblage étant utilisée pour agencer le fil de masse et communiquer avec la broche de masse du condensateur quand la couche supérieure est utilisée pour agencer le réseau d'alimentation électrique, et la deuxième couche de câblage étant utilisée pour agencer le réseau d'alimentation électrique et communiquer avec la broche d'alimentation électrique du condensateur quand la couche supérieure est utilisée pour agencer le fil de masse ; et une troisième couche de câblage (203) agencée au-dessous de la deuxième couche de câblage pour disposer un fil de connexion d'entrée/sortie (E/S).
(ZH)一种芯片封装载板(20)、芯片和PCB板,涉及微电子领域,在载板表面安装电容进行滤波,降低载板电磁辐射干扰,改善系统信号完整性,并解决了路径ESL效应隔离滤波电容导致滤波效果不佳的问题,有效利用了封装内3D空间,简化了产品单板上的电路设计。芯片封装载板包括:顶层(201):用于布设电源网络并与电容的电源引脚连通或者用于布设地线并与电容的地引脚连通,电容布置于顶层上;设置于顶层之下的第二布线层(202):顶层用于布设电源网络时,第二布线层用于布设地线并与电容的地引脚连通;顶层用于布设地线时,第二布线层用于布设电源网络并与电容的电源引脚连通;设置于第二布线层之下的第三布线层(203):用于布设IO引线。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)