WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016201609) TRANSISTOR À COUCHES MINCES D'OXYDE MÉTALLIQUE ET PANNEAU D'AFFICHAGE, AINSI QUE PROCÉDÉS DE PRÉPARATION DE CEUX-CI
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2016/201609    N° de la demande internationale :    PCT/CN2015/081485
Date de publication : 22.12.2016 Date de dépôt international : 15.06.2015
CIB :
H01L 29/786 (2006.01), H01L 21/77 (2006.01), H01L 27/12 (2006.01)
Déposants : PEKING UNIVERSITY SHENZHEN GRADUATE SCHOOL [CN/CN]; Beida Zone, Shenzhen University Town, Xili Nanshan District Shenzhen, Guangdong 518055 (CN)
Inventeurs : ZHANG, Shengdong; (CN).
DENG, Wei; (CN).
XIAO, Xiang; (CN).
HE, Xin; (CN)
Mandataire : DHC IP ATTORNEYS; Suite 2201, Modern International Commercial Building Cross of Fuhua Road and Jintian Road Futian District Shenzhen, Guangdong 518048 (CN)
Données relatives à la priorité :
Titre (EN) METAL OXIDE THIN-FILM TRANSISTOR AND DISPLAY PANEL, AND PREPARATION METHODS FOR BOTH
(FR) TRANSISTOR À COUCHES MINCES D'OXYDE MÉTALLIQUE ET PANNEAU D'AFFICHAGE, AINSI QUE PROCÉDÉS DE PRÉPARATION DE CEUX-CI
(ZH) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
Abrégé : front page image
(EN)A metal oxide thin-film transistor and a display panel, and preparation methods for both, the preparation method for the thin-film transistor comprising the steps: preparing a gate electrode (110) on a substrate (100); producing in sequence a gate dielectric layer (120) and a metal oxide semiconductor active layer (130) on the substrate (100) covering the gate electrode (110); producing a metal oxide conductive layer (150) covering the active layer (130), the metal oxide conductive layer (150) using a material having a higher etch rate than the etch rate of the active layer (130); and using an etching solution to pattern the metal oxide conductive layer (150) to form a source and a drain electrode (151, 152). Using a drain electrode (152) to substitute for an IPO pixel electrode reduces the use of the rare element In; using the etching selectivity difference of the transparent conductive layer (150) and the active layer (130) prevents damage to the channel region (131); and the gate electrode (110) being used as a mask to form the source and drain electrode region pattern reduces the use of a mask plate and also enables precise alignment of the gate electrode (110) and the channel region (131), reducing the parasitic effect, and simplifying the manufacturing process.
(FR)La présente invention concerne un transistor à couches minces d'oxyde métallique et un panneau d'affichage, ainsi que des procédés de préparation de ceux-ci. Le procédé de préparation du transistor à couches minces comprend les étapes consistant à : préparer une électrode de grille (110) sur un substrat (100) ; produire à la suite une couche diélectrique de grille (120) et une couche active à semi-conducteurs d'oxyde métallique (130) sur le substrat (100) couvrant l'électrode de grille (110) ; produire une couche conductrice d'oxyde métallique (150) recouvrant la couche active (130), la couche conductrice d'oxyde métallique (150) utilisant un matériau ayant un taux de gravure plus élevé que le taux de gravure de la couche active (130) ; et utiliser une solution de gravure pour former un motif de couche conductrice d'oxyde métallique (150) afin de former une électrode source et une électrode de drain (151, 152). L'utilisation d'une électrode de drain (152) en remplacement d'une électrode de pixel IPO réduit l'utilisation de l'élément rare In ; l'utilisation de la différence de sélectivité de gravure de la couche conductrice transparente (150) et de la couche active (130) empêche la dégradation de la région de canal (131) ; et l'électrode de grille (110) étant utilisée en guise de masque pour former le motif de région d'électrode source et drain réduit l'utilisation de plaque de masque et permet également un alignement précis de l'électrode de grille (110) et de la région de canal (131), ce qui réduit l'effet parasite et simplifie le processus de fabrication.
(ZH)一种金属氧化物薄膜晶体管、显示面板及两者的制备方法,其中薄膜晶体管的制备方法包括步骤:在衬底(100)上制备栅电极(110);在所述衬底(100)上覆盖所述栅电极(110)依次生成栅介质层(120)及金属氧化物半导体有源层(130);生成覆盖所述有源层(130)的金属氧化物导电层(150),所述金属氧化物导电层(150)采用腐蚀速率高于所述有源层(130)的腐蚀速率的材料;采用腐蚀液图形化所述金属氧化物导电层(150)形成源漏电极(151,152)。采用漏极(152)替代ITO像素电极,减少稀有元素In的使用;利用透明导电层(150)与有源层(130)之间的刻蚀选择比差异避免损伤沟道区(131);以栅电极(110)为掩膜形成源漏电极区图形,既减少了掩膜版的使用,又能实现栅电极(110)与沟道区(131)精确对准,减小了寄生效应,简化了流程工艺。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)