Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016200623) PROCÉDÉ DE FORMATION DE CELLULES DE MÉMOIRE À GRILLE DIVISÉE AVEC DISPOSITIFS EN LOGIQUE 5 VOLTS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/200623 N° de la demande internationale : PCT/US2016/034450
Date de publication : 15.12.2016 Date de dépôt international : 26.05.2016
CIB :
H01L 27/115 (2006.01) ,H01L 29/788 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
112
Structures de mémoires mortes
115
Mémoires mortes programmables électriquement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
788
à grille flottante
Déposants :
SILICON STORAGE TECHNOLOGY, INC. [US/US]; 450 Holger Way San Jose, CA 95134, US
Inventeurs :
DO, Nhan; US
TIWARI, Vipin; US
Mandataire :
LIMBACH, Alan, A.; US
Données relatives à la priorité :
15/164,79625.05.2016US
62/172,31908.06.2015US
Titre (EN) METHOD OF FORMING SPLIT GATE MEMORY CELLS WITH 5 VOLT LOGIC DEVICES
(FR) PROCÉDÉ DE FORMATION DE CELLULES DE MÉMOIRE À GRILLE DIVISÉE AVEC DISPOSITIFS EN LOGIQUE 5 VOLTS
Abrégé :
(EN) A method of forming a memory device on a semiconductor substrate having a memory region (with floating and control gates), a first logic region (with first logic gates) and a second logic region (with second logic gates). A first implantation forms the source regions adjacent the floating gates in the memory region, and the source and drain regions adjacent the first logic gates in the first logic region. A second implantation forms the source and drain regions adjacent the second logic gates in the second logic region. A third implantation forms the drain regions adjacent the control gates in the memory region, and enhances the source region in the memory region and the source/drain regions in the first logic region. A fourth implantation enhances the source/drain regions in the second logic region.
(FR) L'invention concerne un procédé de formation d'un dispositif de mémoire sur un substrat semi-conducteur comprenant une région de mémoire (comportant des grilles flottantes et des grilles de commande), une première région logique (comportant des premières portes logiques) et une seconde région logique (comportant des secondes portes logiques). Une première implantation forme les zones de source adjacentes aux grilles flottantes dans la région de mémoire, et les zones de source et de drain adjacentes aux premières portes logiques dans la première région logique. Une deuxième implantation forme les zones de source et de drain adjacentes aux secondes portes logiques dans la seconde zone logique. Une troisième implantation forme les zones de drain adjacentes aux grilles de commande dans la région de mémoire, et enrichit les zones de source dans la région de mémoire et les zones de source/drain dans la première région logique. Une quatrième implantation enrichit les zones de source/drain dans la seconde région logique.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)