Recherche dans les collections de brevets nationales et internationales

1. (WO2016199556) DISPOSITIF DE MÉMOIRE ET SYSTÈME DE MÉMOIRE

Pub. No.:    WO/2016/199556    International Application No.:    PCT/JP2016/064772
Publication Date: Fri Dec 16 00:59:59 CET 2016 International Filing Date: Thu May 19 01:59:59 CEST 2016
IPC: H01L 27/105
H01L 27/10
H01L 45/00
H01L 49/00
Applicants: SONY SEMICONDUCTOR SOLUTIONS CORPORATION
ソニーセミコンダクタソリューションズ株式会社
Inventors: TERADA, Haruhiko
寺田 晴彦
Title: DISPOSITIF DE MÉMOIRE ET SYSTÈME DE MÉMOIRE
Abstract:
L'invention concerne un dispositif de mémoire ayant une structure appropriée pour une intégration supérieure tout en garantissant une facilité de fabrication. Le dispositif de mémoire est équipé de n unités de cellules de mémoire qui sont disposées en couches sur un substrat de manière successive d'une première unité de cellule de mémoire à une n-ième unité de cellule de mémoire dans une première direction. Chacune des n unités de cellule de mémoire comprend : une ou plusieurs premières électrodes ; une pluralité de secondes électrodes dont chacune est disposée de manière à croiser la première électrode ; une pluralité de cellules de mémoire qui sont disposées au niveau de points d'intersection de la première électrode et de chaque électrode de la pluralité de secondes électrodes, et qui sont respectivement connectées à la fois à la première électrode et aux secondes électrodes ; et un ou plusieurs fils de sortie connectés à la première électrode et formant une ou plusieurs parties de connexion. Au moins une partie de connexion dans une (m + 1)-ième unité de cellule de mémoire est positionnée de manière à chevaucher, dans une première direction, une m-ième région de cellule de mémoire entourée par une pluralité de cellules de mémoire dans la m-ième unité de cellule de mémoire.