Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016197523) CIRCUIT DE PORTE NON-OU, REGISTRE À DÉCALAGE, SUBSTRAT DE MATRICE ET DISPOSITIF D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/197523 N° de la demande internationale : PCT/CN2015/093228
Date de publication : 15.12.2016 Date de dépôt international : 29.10.2015
CIB :
H03K 19/20 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
20
caractérisés par la fonction logique, p.ex. circuits ET, OU, NI, NON
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventeurs :
吴仲远 WU, Zhongyuan; CN
Mandataire :
北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES; 中国北京市 海淀区彩和坊路10号1号楼10层 10th Floor, Building 1, 10 Caihefang Road, Haidian District Beijing 100080, CN
Données relatives à la priorité :
201510317200.410.06.2015CN
Titre (EN) NOR GATE CIRCUIT, SHIFT REGISTER, ARRAY SUBSTRATE AND DISPLAY DEVICE
(FR) CIRCUIT DE PORTE NON-OU, REGISTRE À DÉCALAGE, SUBSTRAT DE MATRICE ET DISPOSITIF D'AFFICHAGE
(ZH) 或非门电路、移位寄存器、阵列基板及显示装置
Abrégé :
(EN) A NOR gate circuit, a shift register, an array substrate and a display device. The NOR gate circuit comprises a first inverter (11) and a second inverter (12); the first inverter (11) and the second inverter (12) both have an input end (VIN), a high-voltage end (VGH), a low-voltage end (VGL) and an output end (VOUT); and the output end (VOUT) of the first inverter (11) is connected to the high-voltage end (VGH) of the second inverter. At least one of the first inverter and the second inverter comprises a first transistor (T1; T5), wherein a grid electrode of the first transistor (T1; T5) is connected to a first node (VA), a first electrode is connected to the high-voltage end (VGH), and a second electrode is connected to the output end (VOUT); a first capacitor (C1; C2), wherein a first end of the first capacitor (C1; C2) is connected to the first node (VA), and a second end is connected to the output end (VOUT); a pull-up module (12a) for pulling up the potential of the first node (VA) by using the potential at the high-voltage end (VGH) when the high-voltage end (VGH) is at a high level; and a pull-down module (12b) for pulling down the potential of the first node (VA) and the output end (VOUT) by using the potential at the low-voltage end (VGL) under the control of a signal received by the input end (VIN). The deficiency of threshold loss existing in a NOR gate circuit formed by oxide TFTs is eliminated.
(FR) La présente invention concerne un circuit de porte NON-OU, un registre à décalage, un substrat de matrice et un dispositif d'affichage. Le circuit de porte NON-OU comprend un premier inverseur (11) et un second inverseur (12) ; le premier inverseur (11) et le second inverseur (12) comportent tous les deux une borne d'entrée (VIN), une borne de tension haute (VGH), une borne de tension basse (VGL) et une borne de sortie (VOUT) ; et la borne de sortie (VOUT) du premier inverseur (11) est connectée à la borne de tension haute (VGH) du second inverseur. Au moins l'un des premier et second inverseurs comprend un premier transistor (T1 ; T5), une électrode de grille du premier transistor (T1 ; T5) étant connectée à un premier nœud (VA), une première électrode étant connectée à la borne de tension haute (VGH), et une seconde électrode étant connectée à la borne de sortie (VOUT) ; un premier condensateur (C1 ; C2), une première borne du premier condensateur (C1 ; C2) étant connectée au premier nœud (VA), et une seconde borne étant connectée à la borne de sortie (VOUT) ; un module d'excursion haute (12a) pour faire passer au niveau haut le potentiel du premier nœud (VA) par utilisation du potentiel au niveau de la borne de tension haute (VGH) lorsque la borne de tension haute (VGH) est à un niveau haut ; et un module d'excursion basse (12b) pour faire passer au niveau bas le potentiel du premier nœud (VA) et de la borne de sortie (VOUT) par utilisation du potentiel au niveau de la borne de tension basse (VGL) sous la commande d'un signal reçu par la borne d'entrée (VIN). Le défaut de perte seuil existant dans un circuit de porte NON-OU formé par des transistors à couches minces (TFT) à l'oxyde est éliminé.
(ZH) 一种或非门电路、移位寄存器、阵列基板及显示装置,其中的或非门电路包括第一反相器(11)与第二反相器(12),第一反相器(11)与第二反相器(12)均具有输入端(VIN)、高压端(VGH)、低压端(VGL)和输出端(VOUT),第一反相器(11)的输出端(VOUT)与第二反相器的高压端(VGH)相连;第一反相器和第二反相器中的至少一个包括:第一晶体管(T1;T5),第一晶体管(T1;T5)的栅极与第一节点(VA)相连,第一极与高压端(VGH)相连,第二极与输出端(VOUT)相连;第一电容(C1;C2),第一电容(C1;C2)的第一端与第一节点(VA)相连,第二端与输出端(VOUT)相连;上拉模块(12a),用于在高压端(VGH)处为高电平时利用高压端(VGH)处的电位拉高第一节点(VA)处的电位;下拉模块(12b),用于在输入端(VIN)所接信号的控制下利用低压端(VGL)处的电位拉低第一节点(VA)及输出端(VOUT)的电位。消除了Oxide TFT形成的或非门电路中存在的阈值损失的缺陷。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)