Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016197410) PROCÉDÉ DE PRÉPARATION D'UNE COUCHE MINCE DE SILICIUM POLYCRISTALLIN ET STRUCTURE DE TRANSISTOR À COUCHES MINCES DE SILICIUM POLYCRISTALLIN
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/197410 N° de la demande internationale : PCT/CN2015/082265
Date de publication : 15.12.2016 Date de dépôt international : 25.06.2015
CIB :
H01L 21/02 (2006.01) ,H01L 21/265 (2006.01) ,H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
26
Bombardement par des radiations ondulatoires ou corpusculaires
263
par des radiations d'énergie élevée
265
produisant une implantation d'ions
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 No.9-2, Tangming Road, Guangming District Shenzhen, Guangdong 518132, CN
Inventeurs :
张良芬 ZHANG, Liangfen; CN
连水池 LIEN, Shuichih; CN
罗长诚 LO, Changcheng; CN
吴元均 WU, Yuanchun; CN
徐源竣 HSU, Yuanjun; CN
郭海成 KWOK, Hoising; CN
王文 WONG, Man; CN
陈荣盛 CHEN, Rongsheng; CN
周玮 ZHOU, Wei; CN
张猛 ZHANG, Meng; CN
Mandataire :
深圳市德力知识产权代理事务所 COMIPS INTELLECTUAL PROPERTY OFFICE; 中国广东省深圳市 福田区上步中路深勘大厦15E Room 15E, Shenkan Building, Shangbu Zhong Road, Futian District Shenzhen, Guangdong 518028, CN
Données relatives à la priorité :
201510314265.309.06.2015CN
Titre (EN) METHOD OF PREPARING POLYSILICON THIN FILM AND POLYSILICON TFT STRUCTURE
(FR) PROCÉDÉ DE PRÉPARATION D'UNE COUCHE MINCE DE SILICIUM POLYCRISTALLIN ET STRUCTURE DE TRANSISTOR À COUCHES MINCES DE SILICIUM POLYCRISTALLIN
(ZH) 多晶硅薄膜的制备方法及多晶硅TFT结构
Abrégé :
(EN) Provided is a method of preparing a polysilicon thin film and a polysilicon TFT structure, the method of preparing the polysilicon thin film comprising: Step 1: providing a substrate (1) and forming a single layer of a polysilicon thin film (3) thereon, the thickness of the polysilicon thin film (3) meeting a required thickness for manufacturing a semiconductor component; and Step 2: performing silicon ion self-implantation on the polysilicon thin film (3), a silicon ion implantation dose being less than a measurement limit that would cause the polysilicon to undergo amorphization. The method of preparing the polysilicon thin film causes implanted silicon ions to form interstitial silicon and move to a polysilicon grain boundary, enabling a reduction in polysilicon grain boundary defect density and thereby improving polysilicon thin film quality. A provided polysilicon TFT structure having an island-shaped semiconductor layer formed from a low-dose silicon ion self-implanted polysilicon thin film can reduce a grain boundary barrier in an on-state, increase carrier mobility, increase on-state current, and decrease threshold voltage, thereby improving TFT characteristics.
(FR) La présente invention concerne un procédé de préparation d'une couche mince de silicium polycristallin et une structure de transistor à couches minces (TFT) de silicium polycristallin, le procédé de préparation de la couche mince de silicium polycristallin comprenant : l'étape 1 : consistant à utiliser un substrat (1) et à former sur celui-ci une couche unique d'une couche mince de silicium polycristallin (3), l'épaisseur de la couche mince de silicium polycristallin (3) satisfaisant à une épaisseur requise pour fabriquer un composant à semi-conducteurs ; et l'étape 2 : consistant à réaliser l'auto-implantation d'ions silicium sur la couche mince de silicium polycristallin (3), une dose d'implantation d'ions silicium étant inférieure à une limite de mesure qui amènerait le silicium polycristallin à subir une amorphisation. Ledit procédé de préparation de la couche mince de silicium polycristallin amène les ions silicium implantés à former le silicium interstitiel et à se déplacer jusqu'à un joint de grains de silicium polycristallin, ce qui permet de réduire la masse volumique des défauts des joints de grains de silicium polycristallin et donc d'améliorer la qualité de la couche mince de silicium polycristallin. Selon la présente invention, une structure de TFT de silicium polycristallin comprenant une couche de semi-conducteur en forme d'îlot formée à partir d'une couche mince de silicium polycristallin auto-implantée d'ions silicium à faible dose peut réduire une barrière de joint de grains dans un état passant, d'augmenter la mobilité des porteurs, d'augmenter le courant à l'état passant, et de diminuer la tension de seuil, ce qui permet d'améliorer les caractéristiques du TFT.
(ZH) 提供一种多晶硅薄膜的制备方法及多晶硅TFT结构。该多晶硅薄膜的制备方法包括:步骤1、提供一基片(1),在所述基片(1)上形成一层多晶硅薄膜(3),该多晶硅薄膜(3)的厚度符合制造半导体器件所要求的厚度;步骤2、对所述多晶硅薄膜(3)进行硅离子自注入,且硅离子的注入剂量低于使多晶硅非晶化的计量限度。该多晶硅薄膜的制备方法使注入的硅离子形成间隙硅,并移动到多晶硅晶界处,能够减少多晶硅的晶界缺陷密度,改善多晶硅薄膜的质量。提供的一种多晶硅TFT结构,其岛状半导体层由经过低剂量硅离子自注入的多晶硅薄膜制成,能够降低开启状态下的晶界势垒,增大载流子迁移率,增大开态电流,减小阈值电压,改善TFT特性。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)