WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016197404) PROCÉDÉ DE FABRICATION D'UN STRUCTURE DE SUBSTRAT DE TFT, ET STRUCTURE DE SUBSTRAT DE TFT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/197404 N° de la demande internationale : PCT/CN2015/082163
Date de publication : 15.12.2016 Date de dépôt international : 24.06.2015
CIB :
H01L 29/786 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/16 (2006.01) ,H01L 27/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
12
caractérisés par les matériaux dont ils sont constitués
16
comprenant, mis à part les matériaux de dopage ou autres impuretés, seulement des éléments du quatrième groupe de la classification périodique, sous forme non combinée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
Déposants : WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.[CN/CN]; Building C5, Biolake of Optics Valley, No. 666 Gaoxin Avenue, Wuhan East Lake High-Tech Development Zone Wuhan, Hubei 430070, CN
Inventeurs : GUO, Wenshuai; CN
MING, Xing; CN
SHEN, Zhiyuan; CN
Mandataire : COMIPS INTELLECTUAL PROPERTY OFFICE; Room 15E, Shenkan Building Shangbu Zhong Road, Futian District Shenzhen, Guangdong 518028, CN
Données relatives à la priorité :
201510313750.909.06.2015CN
Titre (EN) METHOD FOR FABRICATING TFT SUBSTRATE STRUCTURE, AND TFT SUBSTRATE STRUCTURE
(FR) PROCÉDÉ DE FABRICATION D'UN STRUCTURE DE SUBSTRAT DE TFT, ET STRUCTURE DE SUBSTRAT DE TFT
(ZH) TFT基板结构的制作方法及TFT基板结构
Abrégé :
(EN) Provided are a method for fabricating a TFT substrate structure, and a TFT substrate structure. In the method for fabricating the TFT substrate structure, etching parameters are adjusted during the fabrication of a gate (5), causing the two sides of the gate (5) to form an inclined surface, and the gate (5) is taken to be a photomask and ion implantation is performed on a polycrystalline silicon layer (3); an n-type heavily doped region (31) and an n-type lightly doped region (32) are formed on the polycrystalline silicon layer (3) at the same time, adding resistance and dispersing strong electric fields near the electrode; thus the impact that the hot-carrier effect would have on component properties as a result of the presence of a local strong electric field is prevented, eliminating the need for a process to individually form n-type lightly doped regions, improving generation efficiency, and reducing production costs. In the TFT substrate structure, the polycrystalline silicon layer (3) comprises n-type heavily doped regions (31) located on its two sides and an n-type lightly doped region (32) located between the channel region (34) of the polycrystalline silicon layer and the heavily doped regions (31), preventing the occurrence of local strong electric fields and eliminating the hot-carrier impact on component properties.
(FR) L'invention concerne un procédé de fabrication d'une structure de substrat de TFT et une structure de substrat de TFT. Dans le procédé de fabrication de la structure de substrat de TFT, les paramètres de gravure sont ajustés au cours de la fabrication d'une gâchette (5), amenant les deux côtés de la gâchette (5) à former une surface inclinée, et la gâchette (5) est prise en tant que photomasque et une implantation d'ions est réalisée sur une couche de silicium polycristallin (3). Une région fortement dopée de type N (31) et une région légèrement dopée de type N (32) sont formées sur la couche de silicium polycristallin (3) au même moment, ajoutant de la résistance et dispersant les champs électriques puissants à proximité de l'électrode. L'impact que l'effet des porteurs chauds pourrait avoir sur les propriétés du composant en résultat de la présence d'un puissant champ électrique local est ainsi évité, ce qui élimine la nécessité pour un processus de former individuellement des régions faiblement dopées de type N et améliore de ce fait l'efficacité de la génération et réduit les coûts de production. Dans la structure de substrat de TFT, la couche de silicium polycristallin (3) comprend des régions fortement dopées de type N (31) situées sur ses deux côtés et une région faiblement dopée de type N (32) située entre la région de canal (34) de la couche de silicium polycristallin et les régions fortement dopées (31), ce qui empêche l'apparition de puissants champs électriques locaux et élimine l'impact des porteurs chauds sur les propriétés du composant.
(ZH) 一种TFT基板结构的制作方法及TFT基板结构。TFT基板结构的制作方法,在制作栅极(5)时通过调整蚀刻的参数,使栅极(5)两侧形成斜面,并以栅极(5)作为光罩,对多晶硅层(3)进行离子注入,同时在多晶硅层(3)形成n型重掺杂区(31)和n型轻掺杂区(32),增加了阻值,分散了电极附近的强电场,避免了因局部强电场的存在而发生的热载流子效应对器件特性造成的影响,节省了单独形成n型轻掺杂区的制程,提升了生成效率,降低了生产成本。TFT基板结构,多晶硅层(3)包括位于两侧的n型重掺杂区(31)及位于多晶硅层的沟道区(34)与n型重掺杂区(31)之间的n型轻掺杂区(32),避免了局部强电场的产生,消除了热载流子对器件特性的影响。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)