Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016197400) SUBSTRAT DE RÉSEAU LTPS ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/197400 N° de la demande internationale : PCT/CN2015/081635
Date de publication : 15.12.2016 Date de dépôt international : 17.06.2015
CIB :
H01L 27/12 (2006.01) ,G02F 1/13363 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
[IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!]
Déposants :
深圳市华星光电技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区塘明大道9-2号 No.9-2, Tangming Rd, Guangming New District Shenzhen, Guangdong 518132, CN
武汉华星光电技术有限公司 WUHAN CHINA STAR OPTOELECTRONICE TECHNOLOGY CO., LTD [CN/CN]; 中国湖北省武汉市 东湖开发区高新大道666号生物城C5栋 Building C5 No. 666 Gaoxin Avenue, East Lake High-tech Development Zone Wuhan, Hubei 430070, CN
Inventeurs :
王聪 WANG, Cong; CN
杜鹏 DU, Peng; CN
Mandataire :
深圳市威世博知识产权代理事务所(普通合伙) CHINA WISPRO INTELLECTUAL PROPERTY LLP.; 中国广东省深圳市 南山区高新区粤兴三道8号中国地质大学产学研基地中地大楼A806 Room A806 Zhongdi Building, China University of Geosciences Base, No.8 Yuexing 3rd Road, High-Tech Industrial Estate, Nanshan District Shenzhen, Guangdong 518057, CN
Données relatives à la priorité :
201510310280.008.06.2015CN
Titre (EN) LTPS ARRAY SUBSTRATE AND METHOD FOR FABRICATION THEREOF
(FR) SUBSTRAT DE RÉSEAU LTPS ET SON PROCÉDÉ DE FABRICATION
(ZH) LTPS阵列基板及其制造方法
Abrégé :
(EN) Provided are an LTPS array substrate and a method for fabrication thereof. The method comprises: forming a thin film transistor gate (22) on a base (21); forming in sequence, on the base (21) comprising the gate (22), a first dielectric layer (25), a semiconductor layer (26), and a positive photoresist layer (27); exposing the side of the base (21) facing away from the gate (22) to form a polycrystalline silicon layer (28); forming, on the base (21) comprising the polycrystalline silicon layer (28), a second dielectric layer (29) having a contact hole (O1); forming on the second dielectric layer (29) a source (S) and drain (D) of a thin film transistor, such that the source (S) and the drain (D) may be electrically connected to the polycrystalline silicon layer (28) by means of the contact hole (O1). The invention is capable of reducing the types and quantity of photoreticles used by the LTPS process, and simplifying the process and reducing production costs.
(FR) L'invention concerne un substrat de réseau LTPS et son procédé de fabrication. Le procédé consiste à : former une grille (22) de transistor à couches minces sur une base (21) ; former en séquence, sur la base (21) comprenant la grille (22), une première couche diélectrique (25), une couche semi-conductrice (26), et une couche de photorésine positive (27) ; exposer le côté de la base (21) tournée à l'opposé de la grille (22) pour former une couche de silicium polycristallin (28) ; former, sur la base (21) comprenant la couche de silicium polycristallin (28), une seconde couche diélectrique (29) ayant un trou de contact (O1) ; former sur la seconde couche diélectrique (29) une source (S) et un drain (D) d'un transistor à couches minces, de telle sorte que la source (S) et le drain (D) peuvent être connectés électriquement à la couche de silicium polycristallin (28) par l'intermédiaire du trou de contact (O1). L'invention est capable de réduire les types et la quantité de photoréticules utilisés par le processus LTPS, et de simplifier le procédé ainsi que de réduire les coûts de production.
(ZH) 一种LTPS阵列基板及其制造方法。方法包括:在基体(21)上形成薄膜晶体管的栅极(22);在包括栅极(22)的基体(21)上依次形成第一绝缘层(25)、半导体层(26)和正性光阻层(27);自基体(21)背向栅极(22)的一侧进行曝光以形成多晶硅层(28);在包括多晶硅层(28)的基体(21)上形成具有接触孔(O 1)的第二绝缘层(29);在第二绝缘层(29)上形成薄膜晶体管的源极(S)和漏极(D),使得源极(S)和漏极(D)可通过接触孔(O 1)与多晶硅层(28)电连接。能够减少LTPS工艺所使用的光罩的类型及数量,简化制程并降低生产成本。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)