Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016197149) SYSTÈME INTÉGRÉ D'IMPLÉMENTATION DE PDN ET DE CO-SYNTHÈSE NUMÉRIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/197149 N° de la demande internationale : PCT/US2016/036103
Date de publication : 08.12.2016 Date de dépôt international : 06.06.2016
CIB :
G06F 17/50 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
17
Equipement ou méthodes de traitement de données ou de calcul numérique, spécialement adaptés à des fonctions spécifiques
50
Conception assistée par ordinateur
Déposants :
ENDURA TECHNOLOGIES LLC [US/US]; 5th Floor 7310 Miramar Road San Diego, CA 92126, US
Inventeurs :
DOSLUOGLU, Taner; US
GELMAN, Anatoly; US
Mandataire :
CAVANAGH, Daniel M.; US
Données relatives à la priorité :
62/171,97905.06.2015US
Titre (EN) INTEGRATED SYSTEM OF PDN IMPLEMENTATION AND DIGITAL CO-SYNTHESIS
(FR) SYSTÈME INTÉGRÉ D'IMPLÉMENTATION DE PDN ET DE CO-SYNTHÈSE NUMÉRIQUE
Abrégé :
(EN) A method for design of a power delivery network (PDN) integrated with a digital design flow is provided. The method comprises receiving parameters for a PDN; receiving a model of logic circuitry for an integrated circuit; simulating operation of a plurality of configurations of the PDN for the model of logic circuitry over a specified range of minimum voltage; generating a netlist representation of a selected PDN configuration; and processing the netlist representation of the selected PDN configuration along with a digital circuit design for the logic circuitry.
(FR) L'invention concerne un procédé de conception d'un réseau de distribution d'alimentation (PDN) intégrée avec un flux de conception numérique. Le procédé comprend la réception de paramètres pour un PDN ; la réception d'un modèle de circuit logique pour un circuit intégré ; la simulation du fonctionnement d'une pluralité de configurations du PDN pour le modèle de circuit logique sur une plage spécifiée de tension minimum ; la génération d'une représentation par liste d'interconnexions d'une configuration de PDN sélectionnée ; et le traitement de la représentation par liste d'interconnexions de la configuration de PDN sélectionnée conjointement avec une conception de circuit numérique pour le circuit logique.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)