Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016195881) APPAREIL ET PROCÉDÉ DE LECTURE ET D'ÉCRITURE POUR UNE MÉMOIRE À DOUBLE PORT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/195881 N° de la demande internationale : PCT/US2016/030417
Date de publication : 08.12.2016 Date de dépôt international : 02.05.2016
CIB :
G11C 7/10 (2006.01) ,G11C 8/14 (2006.01) ,G11C 8/16 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
7
Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
10
Dispositions d'interface d'entrée/sortie (E/S, I/O) de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
8
Dispositions pour sélectionner une adresse dans une mémoire numérique
14
Organisation de lignes de mots; Disposition de lignes de mots
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
8
Dispositions pour sélectionner une adresse dans une mémoire numérique
16
Réseau de mémoire à accès multiple, p.ex. adressage à un élément d'emmagasinage par au moins deux groupes de lignes d'adressage indépendantes
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, CA 95054, US
Inventeurs :
KOLAR, Pramod; US
MA, Wei-Hsiang; US
PANDYA, Gunjan H.; US
Mandataire :
MUGHAL, Usman A.; US
Données relatives à la priorité :
14/731,31904.06.2015US
Titre (EN) READ AND WRITE APPARATUS AND METHOD FOR A DUAL PORT MEMORY
(FR) APPAREIL ET PROCÉDÉ DE LECTURE ET D'ÉCRITURE POUR UNE MÉMOIRE À DOUBLE PORT
Abrégé :
(EN) Described is an apparatus which comprises: a memory array; first logic to detect whether first and second word-lines (WL) for a row of the memory array are active; and second logic to deactivate one of the first and second WLs such that one of the first and second WLs is active for the row.
(FR) La présente invention concerne un appareil qui comprend : une matrice mémoire ; des premiers circuits logiques pour détecter si des première et seconde lignes de mot (WL) pour une rangée de la matrice mémoire sont actives ; et des seconds circuits logiques pour désactiver l'une des première et seconde WL de sorte que l'une des première et seconde WL est active pour la rangée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)