Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016195736) CIRCUIT DE MÉMOIRE UTILISANT DES MATRICES MÉMOIRE VIVE RÉSISTIVE DANS UN ÉLÉMENT SÉCURISÉ
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/195736 N° de la demande internationale : PCT/US2015/052913
Date de publication : 08.12.2016 Date de dépôt international : 29.09.2015
CIB :
G11C 15/00 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
15
Mémoires numériques dans lesquelles l'information, comportant une ou plusieurs parties caractéristiques, est écrite dans la mémoire et dans lesquelles l'information est lue au moyen de la recherche de l'une ou plusieurs de ces parties caractéristiques, c. à d. mémoires associatives ou mémoires adressables par leur contenu
Déposants :
CAMBOU, Bertrand, F. [US/US]; US
Inventeurs :
CAMBOU, Bertrand, F.; US
Mandataire :
SULLIVAN, Denis, J.; US
Données relatives à la priorité :
62/169,95702.06.2015US
Titre (EN) MEMORY CIRCUIT USING RESISTIVE RANDOM ACCESS MEMORY ARRAYS IN A SECURE ELEMENT
(FR) CIRCUIT DE MÉMOIRE UTILISANT DES MATRICES MÉMOIRE VIVE RÉSISTIVE DANS UN ÉLÉMENT SÉCURISÉ
Abrégé :
(EN) A memory circuit using resistive random access memory (ReRAM) arrays in a secure element. The ReRAM arrays can be configured as content addressable memories (CAMs) or random access memories (RAMs) on the same die, with the control circuitry for performing comparisons of reference patterns and input patterns located outside of the ReRAM arrays. By having ReRAM arrays configured as CAMs and RAMs on the same die, certain reference patterns can be stored in CAMs and others in RAMs depending on security needs. For additional security, a heater can be used to erase reference patterns in the ReRAM arrays when desired.
(FR) L'invention concerne un circuit de mémoire utilisant des matrices mémoire vive résistive (ReRAM) dans un élément sécurisé. Les matrices ReRAM peuvent être configurées en tant que mémoires adressables par le contenu (CAM) ou que mémoires vive (RAM) sur la même puce, les circuits de commande servant à effectuer des comparaisons de modèles de référence et de modèles d'entrée situés à l'extérieur des matrices ReRAM. Du fait que des matrices ReRAM sont configurées en tant que CAM et RAM sur la même puce, certains modèles de référence peuvent être mémorisés dans des CAM et d'autres modèles dans des RAM en fonction de besoins de sécurité. Pour plus de sécurité, lorsqu'on le souhaite, il est possible d'utiliser un filament pour effacer des modèles de référence dans les matrices ReRAM.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)