Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016195606) SYSTÈME RÉGULATEUR DE TENSION PARALLÈLE ET REDONDANTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/195606 N° de la demande internationale : PCT/TR2015/000247
Date de publication : 08.12.2016 Date de dépôt international : 03.06.2015
CIB :
G05F 1/14 (2006.01)
G PHYSIQUE
05
COMMANDE; RÉGULATION
F
SYSTÈMES DE RÉGULATION DES VARIABLES ÉLECTRIQUES OU MAGNÉTIQUES
1
Systèmes automatiques dans lesquels les écarts d'une grandeur électrique par rapport à une ou plusieurs valeurs prédéterminées sont détectés à la sortie et réintroduits dans un dispositif intérieur au système pour ramener la grandeur détectée à sa valeur ou à ses valeurs prédéterminées, c. à d. systèmes rétroactifs
10
Régulation de la tension ou de l'intensité
12
là où la variable effectivement régulée par le dispositif de réglage final est du type alternatif
14
utilisant des transformateurs à prises ou des inductances à changement de prises comme dispositifs de réglage final
Déposants :
TOPÇU, Süleyman [TR/TR]; TR
Inventeurs :
TOPÇU, Süleyman; TR
Mandataire :
DESTEK PATENT, INC.; Konak Mah. Lefkoşe Cad. NM Ofis Park B Blok No:36/5 Beşevler 16110 Nilüfer/Bursa, TR
Données relatives à la priorité :
Titre (EN) PARALLEL AND REDUNDANT VOLTAGE REGULATOR SYSTEM
(FR) SYSTÈME RÉGULATEUR DE TENSION PARALLÈLE ET REDONDANTE
Abrégé :
(EN) The invention relates to a thyristor (9) controlled voltage regulator (13) system which is used in the regulation and stabilization of AC voltage, has a closed loop addressable thyristor conversion feature and operates on a parallel and redundant basis, and to the method for this system.
(FR) L'invention concerne un système régulateur de tension (13) commandé par thyristor (9) qui est utilisé dans la régulation et la stabilisation de tension CA, présentant une caractéristiques de conversion à thyristor adressable en boucle fermée et fonctionnant sur une base parallèle et redondante, ainsi que le procédé pour la mise en oeuvre de ce système.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)