WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2016194216) DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE SA FABRICATION, ET MODULE DE PUISSANCE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/194216 N° de la demande internationale : PCT/JP2015/066303
Date de publication : 08.12.2016 Date de dépôt international : 05.06.2015
CIB :
H01L 29/06 (2006.01) ,H01L 29/12 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/861 (2006.01) ,H01L 29/868 (2006.01)
Déposants : HITACHI, LTD.[JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP
Inventeurs : KAMESHIRO, Norifumi; JP
ONOSE, Hidekatsu; JP
Mandataire : TSUTSUI & ASSOCIATES; 3F, Shinjuku Gyoen Bldg., 3-10, Shinjuku 2-chome, Shinjuku-ku, Tokyo 1600022, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SAME, AND POWER MODULE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE SA FABRICATION, ET MODULE DE PUISSANCE
(JA) 半導体装置およびその製造方法、並びにパワーモジュール
Abrégé : front page image
(EN) To provide a semiconductor device wherein withstand voltage fluctuation in a terminal region due to charge quantity fluctuation can be suppressed, and silicon carbide is used. In order to solve the problem, this semiconductor device is provided with an active region, and a terminal region formed around the active region, and the terminal region has a terminal structure wherein a p+ type semiconductor region, p type terminal region, n type terminal region and n+ type semiconductor region are formed toward an end portion of the substrate from the active region. Between the p type terminal region and the n+ type semiconductor region, the impurity concentration per unit area in a region in contact with the n+ type semiconductor region is set higher than the impurity concentration per unit area in a region in contact with the p type terminal region, thereby suppressing withstand voltage fluctuation in the terminal region due to fluctuation of the quantity of charges accumulated in the vicinity of the interface between an n- type SiC drift layer and an insulating film.
(FR) La présente invention vise à proposer un dispositif à semi-conducteur. Une fluctuation de tension de tenue dans une région de borne due à des variations de la quantité de charge peut être supprimée, et un carbure de silicium est utilisé. À cet effet, le dispositif à semi-conducteur selon la présente invention comporte une région active, et une région de borne formée autour de la région active, et la région de borne a une structure de borne. Une région de semi-conducteur de type p+, une région de borne de type p, une région de borne de type n et une région de semi-conducteur de type n+ étant formées vers une partie d'extrémité du substrat depuis la région active. Entre la région de borne de type p et la région de semi-conducteur de type n+, la concentration en impuretés par zone unitaire dans une région en contact avec la région de semi-conducteur de type n+ est réglée plus élevée que la concentration en impuretés par zone unitaire dans une région en contact avec la région de borne de type p, ce qui permet de supprimer la fluctuation de tension de tenue dans la région de borne due à la fluctuation de la quantité de charges accumulées dans le voisinage de l'interface entre une couche de dérive en SiC de type n- et un film isolant.
(JA) 電荷量の変動に起因した終端領域における耐圧変動を抑えることのできる、炭化珪素を用いた半導体装置を提供する。上記課題を解決するために、本発明による半導体装置は、アクティブ領域と、アクティブ領域の周囲に形成された終端領域とを備え、終端領域が、アクティブ領域から基板の端部に向かって、p型半導体領域、p型終端領域、n型終端領域およびn型半導体領域が形成された終端構造を有する。そして、p型終端領域からn型半導体領域との間において、n型半導体領域に接する領域の単位面積当たりの不純物濃度を、p型終端領域に接する領域の単位面積当たりの不純物濃度よりも高くすることにより、n型SiCドリフト層と絶縁膜との界面付近に蓄積された電荷量の変動に起因した終端領域における耐圧変動を抑える。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)