Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2016194132) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/2016/194132 N° de la demande internationale : PCT/JP2015/065898
Date de publication : 08.12.2016 Date de dépôt international : 02.06.2015
CIB :
G11C 5/00 (2006.01) ,G11C 7/04 (2006.01) ,H01L 23/12 (2006.01) ,H01L 25/00 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
5
Détails de mémoires couverts par le groupe G11C11/71
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
7
Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
04
avec des moyens d'éviter les effets perturbateurs thermiques
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
Déposants :
株式会社野田スクリーン NODA SCREEN CO., LTD. [JP/JP]; 愛知県小牧市大字本庄字大坪415番地 415, Aza-Ohtsubo, Oaza-Honjo, Komaki-shi, Aichi 4850821, JP
Inventeurs :
小山田 成聖 OYAMADA Seisei; JP
Mandataire :
特許業務法人暁合同特許事務所 AKATSUKI UNION PATENT FIRM; 愛知県名古屋市中区栄二丁目1番1号 日土地名古屋ビル5階 5th Floor, Nittochi Nagoya Bldg., 1-1, Sakae 2-chome, Naka-ku, Nagoya-shi, Aichi 4600008, JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE À SEMI-CONDUCTEURS
(JA) 半導体記憶装置
Abrégé :
(EN) A semiconductor storage device (1) is equipped with a thin film capacitor (30) that is provided at a position facing a circuit surface (11) of a memory chip (10), said position excluding a center pad region (14). The thin film capacitor (30) includes a first surface electrode (31), a thin film dielectric layer (33) formed of a paraelectric material or a ferroelectric material, and a second surface electrode (32). The first surface electrode includes: a first power supply input section (31Gin), to which a power supply voltage to the memory chip, said power supply voltage having one polarity, is supplied; and a first power supply output section (31Gout) that is provided in the vicinity of the center pad region for the purpose of outputting the power supply voltage to the center pad (13), said power supply voltage having the one polarity. The second surface electrode includes: a second power supply input section (32Vin), which is formed on the thin film dielectric layer, and to which a power supply voltage to the memory chip, said power supply voltage having the other polarity, is supplied; and a second power supply output section (32Vout) provided in the vicinity of the center pad region for the purpose of applying the power supply voltage to the center pad, said power supply voltage having the other polarity.
(FR) L'invention concerne un dispositif de stockage à semi-conducteurs (1) qui comprend un condensateur à film mince (30) qui est situé au niveau d'une position faisant face à une surface de circuit (11) d'une puce de mémoire (10), ladite position excluant une région de tampon central (14). Le condensateur à film mince (30) comprend une première électrode de surface (31), une couche diélectrique à film mince (33) formée d'un matériau paraélectrique ou d'un matériau ferroélectrique, et une seconde électrode de surface (32). La première électrode de surface comprend : une première section d'entrée d'alimentation (31Gin) dans laquelle une tension d'alimentation est fournie à la puce de mémoire, ladite tension d'alimentation ayant une première polarité ; et une première section de sortie d'alimentation (31Gout) qui est située au voisinage de la région de tampon central pour distribuer la tension d'alimentation audit tampon central (13), ladite tension d'alimentation ayant la première polarité. La seconde électrode de surface comprend : une seconde section d'entrée d'alimentation (32Vin) qui est formée sur la couche diélectrique à film mince, et dans laquelle une tension d'alimentation est fournie à la puce de mémoire, ladite tension d'alimentation ayant l'autre polarité ; et une seconde section de sortie d'alimentation (32Vout) située au voisinage de la région de tampon central pour appliquer la tension d'alimentation audit tampon central, ladite tension d'alimentation ayant l'autre polarité.
(JA) 半導体記憶装置(1)は、センターパッド領域(14)を除いて、メモリチップ(10)の回路面(11)に対向した位置に設けられた薄膜キャパシタ(30)を備える。薄膜キャパシタ(30)は、第1面電極(31)、常誘電体あるいは強誘電体の薄膜誘電体層(33)、および第2面電極(32)を含む。第1面電極は、メモリチップへの一方の極性の電源電圧が供給される第1電源入力部(31Gin)と、一方の極性の電源電圧をセンターパッド(13)に出力するためにセンターパッド領域の近傍に設けられた第1電源出力部(31Gout)とを含む。第2面電極は、薄膜誘電体層上に形成され、メモリチップへの他方の極性の電源電圧が供給される第2電源入力部(32Vin)と、他方の極性の電源電圧をセンターパッドに印加するためにセンターパッド領域の近傍に設けられた第2電源出力部(32Vout)とを含む。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)